当前分类： verilog
问题：子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化（）。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法A、①③⑤B、②③④C、②⑤⑥D、①④⑥...
查看答案
问题：用assign描述的语句我们一般称之为（）逻辑，并且它们是属于并行语句，即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或（）逻辑，并且它们是属于串行语句，即于语句的书写有关。...
问题：Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（）A、supplyB、strongC、pullD、weak...
问题：ASIC...
问题：进程语句的启动条件是怎样？...
问题：EDA缩写的含义为（）...
问题：已知“a=1b’1；b=3b’001；”那么{a，b}＝（）A、4b’0011B、3b’001C、4b’1001D、3b’101...
问题：Verilog HDL语言进行电路设计方法有哪几种？...
问题：怎样理解在进程语句中，阻塞语句没有延迟这句话？...
问题：有限状态机分为（）和Mealy两种类型。...
问题：Verilog语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z。其中0表示低电平状态，1表示高电平状态，X表示不定态（或未知状态），Z表示（）。...
问题：在case语句中至少要有一条（）语句...
问题：下列数组描述中不正确的代码是（）。A、integer cou [7:0] ;B、reg bool [16:0] ;C、integer mat [4:0][0:127] ;D、reg [8*8:1] carray_value;...
问题：简述Verilog HDL编程语言中函数与任务运用有什么特点？...
问题：完整的条件语句将产生（）电路，不完整的条件语句将产生（）电路。...
问题：你所知道的可编程逻辑器件有（至少两种）：（）。...
问题：IEEE 标准的硬件描述语言是 （）和 VHDL。...
问题：完整的条件语句将产生（）电路，不完整的条件语句将产生时序电路。...
问题：关于函数的描述下列说法不正确的是（）A、函数定义中不能包含任何时序控制语句；B、函数至少有一个输入，包含任何输出或双向端口；C、函数只返回一个数据，其缺省为reg类型；D、函数不能调用任务，但任务可以调用函数。...
