当前分类： verilog
问题：子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化（）。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法A、①③⑤B、②③④C、②⑤⑥D、①④⑥...
查看答案
问题：在verilog语言中，a=4b’1011，那么a=（）A、4b’1011B、4b’1111C、1b’1D、1b’0...
问题：简述Verilog HDL编程语言中函数与任务运用有什么特点？...
问题：Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（）A、supplyB、strongC、pullD、weak...
问题：目前国际上较大的PLD器件制造公司有（）和（）公司。...
问题：基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→综合→_____→_____→适配→编程下载→硬件测试。正确的是（）。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚A、③①B、①⑤C、④⑤D、④②...
问题：EDA缩写的含义为（）...
问题：怎样理解在进程语句中，阻塞语句没有延迟这句话？...
问题：Verilog HDL语言进行电路设计方法有哪几种？...
问题：下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？（）A、开关级B、门电路级C、体系结构级D、寄存器传输级...
问题：状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。...
问题：完整的条件语句将产生（）电路，不完整的条件语句将产生（）电路。...
问题：为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？...
问题：进程语句的启动条件是怎样？...
问题：IEEE 标准的硬件描述语言是 （）和 VHDL。...
问题：简要说明仿真时阻塞赋值与非阻塞赋值的区别。...
问题：有限状态机分为（）和Mealy两种类型。...
