当前分类： verilog
问题：Verilog的基本设计单元是模块。它是由两部分组成，一部分描述（）；另一部分描述逻辑功能，即定义输入是如何影响输出的。...
查看答案
问题：元件实例语句“notif1#（1：3：4，2：3：4，1：2：4）U1（out，in，ctrl）；”中截至延迟的典型值为（）A、1B、2C、3D、4...
问题：下列数组描述中不正确的代码是（）。A、integer cou [7:0] ;B、reg bool [16:0] ;C、integer mat [4:0][0:127] ;D、reg [8*8:1] carray_value;...
问题：P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）A、input P[3:0],Q,R;B、input P,Q,R[3:0];C、input P[3:0],Q[3:0],R[3:0];D、input [3:0] P,[3:0]Q,[0:3]R;E、input [3:0] P,Q,R;...
问题：随着EDA技术的不断完善与成熟，自顶向下的设计方法更多的被应用于（）设计当中。...
问题：关于过程块以及过程赋值描述中，下列正确的是（）A、在过程赋值语句中表达式左边的信号一定是寄存器类型B、过程块中的语句一定是可综合的C、在过程块中，使用过程赋值语句给wire赋值不会产生错误D、过程块中时序控制的种类有简单延迟、边沿敏感和电平敏感...
问题：两个进程之间是（）语句。而在Always中的语句则是（）语句。...
问题：可编程逻辑器件的优化过程主要是对（）和资源的处理过程。...
问题：在高速系统设计中，下列哪种优化方案的目的不是为了提高系统的工作频率（）A、流水线B、树型结构C、迟置信号后移D、资源共享...
问题：子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化（）。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法A、①③⑤B、②③④C、②⑤⑥D、①④⑥...
问题：LPM...
问题：为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？...
问题：下列描述代码可综合的是（）A、fork…joinB、assign/deassignC、if…else和caseD、repeat和forever...
问题：状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。...
问题：进程语句的启动条件是怎样？...
问题：Verilog 语言规定的两种主要的数据类型分别是 wire(或 net) 和 reg 。程序模块中输入，输出信号的缺省类型为 （） 。...
问题：用EDA技术进行电子系统设计的目标是最终完成（）的设计与实现。...
问题：目前国际上较大的PLD器件制造公司有（）和（）公司。...
