此题为判断题(对,错)。
第1题:
第2题:
8、以下代码描述的是Moore型状态机: always @(in or state) case (state) zero: begin out = 0; if (in) next_state = one; else next_state = zero; end …………
第3题:
以下代码用于产生固定数目为clk_cnt的时钟信号。 parameter clk_cnt = 5, clk_period = 2; reg clk; initial begin clk = 0; repeat(clk_cnt) #(clk_period/2) clk = ~clk; End
第4题:
第5题:
以下代码描述的是Moore型状态机: always @(in or state) case (state) zero: begin out = 0; if (in) next_state = one; else next_state = zero; end …………
第6题:
以下关于VDB函数的语法正确的是()。
A.VDB(cost,salvage,life,period,factor)
B.VDB(cost,salvage,life,period,month)
C.VDB(cost,salvage,life,per)
D.VDB(cost,salvage,life,start-period,end-period,factor,no-switch)