位于CPU和主存DRAM之间、容量较小但速度很快的存储器称为【 】。

题目

位于CPU和主存DRAM之间、容量较小但速度很快的存储器称为【 】。

相似考题

1.主存和CPU之间增加高速缓冲存储器的目的是()。A、解决CPU和主存之间的速度匹配问题;B、扩大主存容量;C、既扩大主存容量，又提高了存取速度;D、扩大辅存容量。

2.主存储器和CPU之间增加Cache的目的是________。A.解决CPU和主存之间的速度匹配问题B.扩大主存储器的容量C.扩大CPU中通用寄存器的数量D.既扩大主存容量又扩大CPU通用寄存器数量

3.高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的B．CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态C．CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态D．L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率

4.高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器，其采用的是______类型存储器。

参考答案和解析
正确答案：Cache或Cache存储器或高速缓冲存储器或高速缓存或快存
Cache或Cache存储器或高速缓冲存储器或高速缓存或快存 解析：为了解决内存速度不能满足CPU的速度的要求，在CPU和内存之间设计了一个容量较小(相对于内存来说)、速度很快的高速缓存，这个高速缓存叫做Cache存储器。
更多“位于CPU和主存DRAM之间、容量较小但速度很快的存储器称为【】。 ”相关问题

  • 第1题：

    高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。

    A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即，达到了即降低成本又提高系统性能的目的

    B．CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态

    C．CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态

    D．L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率


    正确答案：D

  • 第2题：

    主存储器和CPU之间增加Cache的目的是()。

    A.解决CPU和主存之间的速度匹配问题
    B.扩大主存储器的容量
    C.扩大CPU中通用寄存器的数量
    D.既扩大主存容量又扩大CPU通用寄存器数量

    答案：A
    解析：
    Cache的速度介于CPU和内存之间，存储的是CPU中长用的数据和指令。

  • 第3题：

    主存和CPU之间增加高速缓冲存储器的目的是______

    A．解决CPU和主存之间的速度匹配问题

    B．既扩大主存容量，又提高了存取速度

    C．扩大主存容量

    D．扩大辅存容量


    解决CPU和主存之间的速度匹配问题

  • 第4题：

    主存储器和CPU之间增加Cache的目的是( )。

    A.解决CPU和主存之间的速度匹配问题
    B.扩大主存储器容量
    C.扩大CPU中通用寄存器的数量
    D.既扩大主存储器容量，又扩大CPU中通用寄存器的数量

    答案：A
    解析：
    CPU的速度是主存储器的数十倍，需要Cache匹配两者的速度。Cache对CPU是透明的，CPU看不到Cache所进行的操作，所以增加Cache不是为了扩大通用寄存器的数量。

  • 第5题：

    32、主存和CPU之间增加高速缓冲存储器的目的是（）

    A．解决CPU和主存之间的速度不匹配问题

    B．扩大主存容量

    C．既扩大主存容量，又提高存取速度

    D．仅为提高存取速度


    A

相关内容