在设计时序电路时，对原始状态表中的状态化简，其目的是 。

题目

在设计时序电路时，对原始状态表中的状态化简，其目的是 。

相似考题

1.数字电路中,化简逻辑函数的目的是为了所设计的逻辑电路更简单,更经济,而且其功能不变。()此题为判断题(对，错)。

2.在异步时序电路的分析和设计中,如采用同步时序电路的方法,两个或两个以上的输入变量不能同时为一。()此题为判断题(对，错)。

3.在不完全给定同步时序电路状态表的化简中,下列叙述正确的有()。A、每个最大相容类一定构成最小化状态表中的一个状态B、闭合：对于所选择的相容类集内的任一相容类而言，在任一可能输入条件下所产生的次态属于该集内的相容类C、用合并图确定最大相容类D、利用隐含表寻找相容类

4.下列有关时序电路状态等效的叙述,不正确的是()。A、状态等效是完全给定同步时序电路设计中的一个概念B、状态等效不具有传递性C、等效的状态可以合并为一个状态D、最简化状态表中的每一个状态是一个最大等效类

更多“在设计时序电路时，对原始状态表中的状态化简，其目的是 。”相关问题

  • 第1题：

    完全给定同步时序电路与不完全给定同步时序电路的设计过程所不同的是()。

    A、使用的隐含表不同

    B、等效概念和相容概念的不同

    C、最大等效类与最大相容类得到的方法不同

    D、最小化状态表中某个状态得到的方法不同


    参考答案：A

  • 第2题：

    在设计过程中,逻辑函数化简的目的是( )。

    A、获得最简与或表达式

    B、用最少的逻辑器件完成设计

    C、用最少的集电门完成设计

    D、获得最少的与项


    参考答案：B

  • 第3题：

    以下关于状态检测防火墙的描述,不正确的是()。

    A.在每一次操作中，必须首先检测规则表，然后再检测连接状态表

    B.其状态检测表由规则表和连接状态表两部分组成

    C.所检查的数据包称为状态包，多个数据包之间存在一些关联

    D.在每一次操作中，必须首先检测规则表，然后再检测状态连接表


    参考答案：D

  • 第4题：

    任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。


    正确答案:时钟

  • 第5题：

    按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。


    正确答案:正确

  • 第6题：

    一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。


    正确答案:正确

  • 第7题：

    在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。


    正确答案:正确

  • 第8题：

    同步时序电路和异步时序电路比较，其差异在于后者没有稳定状态。


    正确答案:错误

  • 第9题：

    一个不完全确定原始状态表的各最大相容类之间可能存在相同状态。


    正确答案:正确

  • 第10题：

    当描述同步时序电路的最简状态表中含有（）个状态时，需要两个触发器。

    • A、3
    • B、4
    • C、2
    • D、5

    正确答案:A,B

  • 第11题：

    对逻辑函数进行化简时，通常都是以化简为（）表达式为目的。

    • A、与或
    • B、与非
    • C、或非

    正确答案:A

  • 第12题：

    单选题
    同步时序电路和异步时序电路比较，其差异在于后者（）。
    A

    没有触发器

    B

    没有统一的时钟脉冲控制

    C

    没有稳定状态

    D

    输出只与内部状态有关


    正确答案： A
    解析： 暂无解析

  • 第13题：

    时序电路分析步骤中,下列哪一步是不必要的()。

    A、假设初态

    B、确定电路的类型

    C、明确电路中触发器的次态方程

    D、画出原始状态图


    参考答案：D

  • 第14题：

    组合逻辑电路的分析步骤?_________

    A.由逻辑图写出输出端的逻辑表达式

    B.运用逻辑代数化简或变换

    C.列逻辑状态表

    D.分析逻辑功能


    正确答案:ABCD

  • 第15题：

    在VipersAt系统中,利用VCS建立站点间通信链接时,预约计划表中计划状态表示为预约通信的是()。

    A.PenDing

    B.Running

    C.FAult

    D.Stopping


    参考答案：A

  • 第16题：

    同步时序电路的电路状态改变时，电路中要更新状态的触发器是同步翻转的。


    正确答案:正确

  • 第17题：

    在VipersAt系统中，利用VCS建立站点间通信链接时，预约计划表中计划状态表示为预约通信的是（）。

    • A、PenDing
    • B、Running
    • C、FAult
    • D、Stopping

    正确答案:A

  • 第18题：

    在Word2007中，单击“（）”开关键，可进行“插入”、“改写”状态转换，“改写”状态表示覆盖状态。

    • A、Enter
    • B、Shift
    • C、Insert

    正确答案:C

  • 第19题：

    完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含（）个状态。

    • A、2
    • B、3
    • C、1
    • D、4

    正确答案:A

  • 第20题：

    同步时序电路设计中，状态编码采用相邻编码法的目的是（）

    • A、减少电路中的触发器
    • B、提高电路速度
    • C、提高电路可靠性
    • D、减少电路中的逻辑门

    正确答案:D

  • 第21题：

    同步时序电路和异步时序电路比较，其差异在于后者（）

    • A、没有触发器
    • B、没有统一的时钟脉冲控制
    • C、没有稳定状态
    • D、输出只与内部状态有关

    正确答案:B

  • 第22题：

    在组合逻辑电路的常用设计方法中，可以用（）来表示逻辑抽象的结果。

    • A、真值表
    • B、状态表
    • C、状态图
    • D、特性方程

    正确答案:A

  • 第23题：

    同步时序电路和异步时序电路比较，其差异在于后者（）。     

    • A、没有触发器
    • B、没有统一的时钟脉冲控制
    • C、没有稳定状态
    • D、输出只在内部状态有关

    正确答案:B

  • 第24题：

    填空题
    任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。

    正确答案： 时钟
    解析： 暂无解析

相关内容