由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（　　）。 A．11 B．10 C．01 D．保持00不变

题目
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（　　）。

A．11
B．10
C．01
D．保持00不变
相似考题

1.已知电路及输入信号波形如图4－13所示.试画出主从JK触发器的Q'.Q端的波形,触发器初始状态为0.

2.试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.

3.图4-27(a),(b)分别示出了触发器和逻辑门构成的脉冲分频器电路,CP脉冲如图4-27(c)所示,各触发器的初始状态皆为0.(1)试画出图4-27(a)的Q1、Q2和F的波形.(2)试画出图4-27(b)的Q1、Q2和Y的波形.

4.主从JK触发器的初始状态为0,在时钟脉冲CP的下降沿触发器的状态变为1,能够实现这种转换的JK取值可能为()。A.CP=1期间，JK=10B.CP=1期间，JK=01C.CP=1期间，JK=11D.CP=1期间，JK从01变为11

参考答案和解析
答案：C
解析：
根据触发器符号可见输出信号在CP脉冲的下降沿动作。根据JK触发器的特征方程

得到当第二个CP脉冲作用后，Q1Q2将变为01。
更多“由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（　　）。 ”相关问题

  • 第1题：

    在图4-33(a)所示各电路图中,CP.A.B的波形如图4-33(b)所示.

    (1)写出触发器次态Qn+1的函数表达式.

    (2)画出Q1、Q2.Q3、Q4的波形图.假设各触发器初始状态均为0.


    答案:

  • 第2题：

    画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第3题：

    画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第4题：

    试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第5题：

    JK触发器及其输入信号波形如图所示，那么，在t=t0和t=t1时刻，输出Q分别为:



    答案：B
    解析：
    图示电路是下降沿触发的JK触发器，及是触发器的异步清零端，由触发器的逻辑功能分析即可得答案。

  • 第6题：

    D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？


    答案：A
    解析：
    提示：从时钟输入端的符号可见，该触发器为正边沿触发方式。即：当时钟信号由低电平上升为髙电平时刻，输出端的状态可能发生改变，变化的逻辑结果由触发器的逻辑表决定。

  • 第7题：

    图（a）所示电路中，时钟脉冲、复位信号及数模信号如图（b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于（　　）。



    附：触发器的逻辑状态表为：


    A、 00
    B、 01
    C、 10
    D、 11

    答案：A
    解析：
    CP下降沿起作用，存在复位端，J=AQ；通过复位端复位，Q初始值为0，在第一个时钟脉冲下降沿处A为高电平，取值为1，这时J取值0，K取值0，JK触发器发挥保持功能，Q输出为0；当第二个下降沿来临时，A取值为0，通过逻辑关系得知，J依然为0，同理可推得，Q输出为0。

  • 第8题：

    D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：


    A.1
    B.cp
    C.脉冲信号，频率为时钟脉冲频率的1/2
    D.0

    答案：D
    解析：
    该电路是D触发器，这种连接方法构成保持状态。

  • 第9题：

    由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（　　）。


    A．00
    B．01
    C．10
    D．11

    答案：D
    解析：

  • 第10题：

    D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为:

    A. 1
    B. CP
    C.脉冲信号，频率为时钟脉冲频率的1/2
    D.0


    答案：D
    解析：
    提示 该电路是D触发器，这种连接方法构成保持状态。

  • 第11题：

    由D、JK触发器组成的逻辑电路如图7-68所示，Q1、Q2的初始状态为00,D=1,当第一个脉冲和第二个脉冲作用后，Q1、Q2分别变为（）

    A.01和11 B.10和11 C.00和11 D.11和11


    答案：B
    解析：
    正确答案是B。
    提示：根据D、JK触发器的性质可知，对于D触发器，D=1,第一个脉冲到来后，Q1=D=1。对于JK触发器，第一个脉冲到来前，J=K=Q1=O,脉冲到来后，输出保持原态，即Q2=0，所以第一个脉冲到来时Q1Q2=10。在第二个脉冲到来之前，D=1,Q1=1=J=K,第二个脉冲到来时，D触发器的输出Q1=D=1,JK触发器的输出Q2翻转，即Q2由脉冲前的0变为1，所以，第二个脉冲后Q1Q2=11。

  • 第12题：

    主从JK触发器，当（）时，不论原态如何，每来一个CP脉冲触发器状态都要翻转一次。


    正确答案:J=1，K=1

  • 第13题：

    电路如图4-23(a)所示,试对应图4-23(b)中的A.B及CP波形画出Q1和Q2的波形(设起始状态Q1=0.Q2=0).


    答案:

  • 第14题：

    试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)


    答案：  

  • 第15题：

    画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第16题：

    画出图题5-8所示的JK触发器输出Q端的波形，输入端JK与CLK的波形如图示。(设Q初始状态为0)


    答案：

  • 第17题：

    JK触发器及其输入信号波形如图所示，该触发器的初值为0，则它的输出Q为：



    答案：B
    解析：
    图示电路是电位触发的JK触发器。当cp=1时，触发器取输入信号JK。触发器的状态由JK触发器的功能表（表格略）确定。

  • 第18题：

    由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：


    A. 1、1
    B. 1、0
    C. 0、1
    D.保持0、0不变

    答案：C
    解析：
    提示：该触发器为负边沿触发方式，即：当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。

  • 第19题：

    图（a）所示电路中，复位信号及时钟脉冲信号如图（b）所示，经分析可知，在t1时刻，输出QJK和QD分别等于（　　）。

    附：D触发器的逻辑状态表为：

    JK触发器的逻辑状态表为：

    A．00
    B．01
    C．10
    D．11

    答案：B
    解析：
    电路开始工作，复位信号进行了复位，则D触发器和JK触发器的初始输出都为零，即Q＝0，

    。根据图可知，D触发器是上升沿触发，JK触发器是下降沿触发。因此，第一个上升沿时只有D触发器被触发，则D触发器的输出QD变为1，而JK触发器的输出QJK保持不变还是0。因此，t1时刻，QJK＝0，QD＝1。

  • 第20题：

    JK触发器及其输入信号波形图如图所示，该触发器的初值为0,则它的输出Q为：



    答案：A
    解析：
    解：选A。
    由JK触发器的真值表可以得到答案。

  • 第21题：

    逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（　　）。




    答案：A
    解析：
    首先分析D端输出，D的逻辑表达式为

    故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。

  • 第22题：

    图a)所示电路中，复位信号，信号A及时钟脉冲信号cp如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q分别等于：

    A. 0 0
    B. 0 1
    C. 1 0
    D. 1 1


    答案：A
    解析：
    提示 此电路是组合逻辑电路（异或门）与时序逻辑电路（D触发器）的组合应用，电路的初始状态由复位信号RD确定，输出状态在时钟脉冲信号CP的上升沿触发。

  • 第23题：

    已知主从JK触发器的初始状态为0态，当J＝0，K＝1时，CP脉冲作用后，Q端状态应为（）。

    • A、0状态
    • B、1状态
    • C、保持
    • D、翻转

    正确答案:A

相关内容