当所用的存储器或外设速度比CPU的读写周期慢时，决定是否需要插入TW，8086 CPU会在T3状态的前沿采样以下哪个信号A.READYB.RESETC.INTRD.INTA

题目

当所用的存储器或外设速度比CPU的读写周期慢时，决定是否需要插入TW，8086 CPU会在T3状态的前沿采样以下哪个信号

A.READY

B.RESET

C.INTR

D.INTA

相似考题

1.在异步工作方式时，当存储器的读出时间大于CPU所要求的时间时，为了保证CPU与存储器时序的正确配合，就要利用【 】信号，使CPU插入一个等待周期TW状态。

2.当访问存储器或外设时，存储器或外设不能及时配合CPU传输数据时，存储器或外设通过“READY”信号在T3之前向CPU发出一个“数据未准备好”信号，CPU会在T3之前插入一个或多个等待时间周期。当存储器或外设准备好数据，通过“READY”发“准备好”信号，CPU接受此信号后，会自动脱离 TW状态进入T4状态。因此，插入多少个TW由“READY”信号决定。

3.8086/8088 CPU 与慢速存储器或I/O 接口之间进行数据传输，为了使传送速度匹配，有时需要在（）状态之间插入若干等待周期TW。A．T1 和T2B．T2 和T3C．T3 和T4D．随机

4.当存储器的读出时间大于CPU所要求的时间时，为了保证CPU与存储器时序的正确配合，就要利用READY 信号，使CPU插入一个______状态。

更多“当所用的存储器或外设速度比CPU的读写周期慢时,决定是否需要插入TW,8086 CPU会在T3状态的前沿采 ”相关问题

  • 第1题：

    8、8086微处理器一个总线周期由几个时钟周期组成？在ＣＰＵ访问内存时，如果内存速度慢，则需要插入１个或多个等待周期TW，它将插入到总线周期的哪个时钟周期之后？


    当微处理器对存储器进行存取操作时，需要其BIU执行一个总线周期。一个总线周期由4个状态（T1～T4）组成。在T3时，若检测到READY=0,则在T3之后将插入一个至几个Tw状态。

  • 第2题：

    什么是8086CPU 的总线周期？ 它至少需要由几个T状态（时期周期）组成 ？ 在什么情况下需要在总线周期中插入等待周期 Tw ？ Tw 应插入在哪里 ？


    C

  • 第3题：

    8086/8088CPU工作在最小模式时：当CPU访问存储器时，要利用哪些信号？当CPU访问外设接口时，要利用哪些信号？


    （1）要利用信号线包括WR#、RD#、IO/M#、ALE以及AD0~AD7、A8~A19。 （2）要利用信号线包括WR#、RD#、IO/M#、ALE以及AD0~AD7、A8~A19。 （3）所有三态输出的地址信号、数据信号和控制信号均置为高阻态。

  • 第4题：

    8086CPU的M/IO#引脚信号是CPU发出的，当访问存储器时，发出高电平，当访问IO接口时，发出低电平。


    D

  • 第5题：

    2、8086/8088 CPU 与慢速存储器或I/O 接口之间进行数据传输，为了使传送速度匹配，有时需要在（）状态之间插入若干等待周期TW。

    A．T1 和T2

    B．T2 和T3

    C．T3 和T4

    D．随机


    地址线 数据线 控制线

相关内容