参考答案和解析
（1）需手工绘制，不能用数字的版图设计方法；
（2）需考虑多因素是折衷，尤其对噪声串扰要求高；
（3）要求器件的匹配性要好
（4）用版图绘制软件（如L-Edit）绘制版图，提取参数，后仿真。
更多“模拟CMOS集成电路设计2.3题”相关问题
-
第1题：
说明构成每个单元所需的基本门和基本单元的集成电路设计过程叫（）：
- A、逻辑设计
- B、物理设计
- C、电路设计
- D、系统设计
正确答案:A -
第2题：
CMOS集成门电路的输入阻抗比TTL集成门电路高。
正确答案:正确 -
第3题：
TTL集成电路和CMOS集成电路对输入端的空脚处理是（）。
- A、CMOS允许悬空
- B、TTL不允许悬空
- C、TTL允许悬空
- D、CMOS不允许悬空
正确答案:C,D -
第4题：
下面对TTL和CMOS集成电路描述错误的是（）。
- A、TTL集成门电路的电源电压比CMOS集成门电路的电源电压范围宽。
- B、TTL集成门电路的功耗比CMOS集成门电路的功耗低。
- C、TTL与非门的输入端可以悬空，CMOS与非门的输入端不可以悬空。
- D、TTL与非门和CMOS与非门的输入端都可以悬空。
正确答案:A,B,C -
第5题：
CMOS集成芯片很容易受严重的（）影响
正确答案:静电 -
第6题：
问答题简述CMOS模拟集成电路的版图设计流程。正确答案： （1）需手工绘制，不能用数字的版图设计方法；
（2）需考虑多因素是折衷，尤其对噪声串扰要求高；
（3）要求器件的匹配性要好
（4）用版图绘制软件（如L-Edit）绘制版图，提取参数，后仿真。解析： 暂无解析 -
第7题：
问答题集成电路设计和分立电路设计相比，有哪些特点？正确答案： ①集成电路对设计正确性提出了更为严格的要求。
②集成电路外引出端的数目不可能与芯片内器件的数目同步增加，因此设计时，须采用便于检测的电路结构，并需要对电路的自检测功能进行考虑。
③与分立器件的电路设计相比，布局、布线等版图设计过程是集成电路设计中所特有的。
④作为一个高度复杂、集成的电路系统，必须采用分层分级设计和模块化设计思想。解析： 暂无解析 -
第8题：
判断题集成电路制造与集成电路设计相关纽带是光刻掩膜版。A对
B错
正确答案： 错解析： 暂无解析 -
第9题：
问答题集成电路设计流程，三个设计步骤？正确答案： A.系统功能设计B.逻辑和电路设计C.版图设计解析： 暂无解析 -
第10题：
问答题什么是集成电路设计？正确答案： 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。解析： 暂无解析 -
第11题：
问答题什么是集成电路设计？集成电路的设计方法有哪些？正确答案： 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。设计方法：层级设计，全定制法，半定制法，PLD。解析： 暂无解析 -
第12题：
单选题电源电压VDD为10V的CMOS集成模拟开关可按通幅度为（）的信号。A-10～0V
B0—10V
C0—VDD／2
D>10V
正确答案： C解析： 暂无解析 -
第13题：
电源电压VDD为10V的CMOS集成模拟开关可按通幅度为（）的信号。
- A、-10～0V
- B、0—10V
- C、0—VDD／2
- D、>10V
正确答案:B -
第14题：
CMOS模拟开关的优点有（）。
- A、速度慢
- B、耗电大
- C、集成度低
- D、易击穿
正确答案:A,B,C -
第15题：
单极性集成电路包括（）
- A、TTL集成电路
- B、PMOS集成电路
- C、NMOS集成电路
- D、CMOS集成电路
正确答案:B,C,D -
第16题：
试述CMOS集成电路与TTL集成电路相比较有哪些优缺点？
正确答案: CMOS集成电路与TTL集成电路相比较，具有静态功耗低，电源电压范围宽，输入阻抗高，扇出能力强，抗干扰能力强，逻辑摆幅大以及温度稳定性好等优点。但也存在着工作速度低，功耗随频率的升高显著增大等特点。 -
第17题：
问答题CMOS集成电路有哪些特点？正确答案： （1）功耗低
CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功耗（在1MHz工作频率时）也仅为几mW。
（2）工作电压范围宽
CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。国产CC4000系列的集成电路，可在3~18V电压下正常工作。
（3）逻辑摆幅大
CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。因此，CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。
（4）抗干扰能力强
CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。
（5）输入阻抗高
CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。
（6）温度稳定性能好
由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55~+125℃；塑料封装的电路工作温度范围为-45~+85℃。
（7）扇出能力强
扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。
（8）抗辐射能力强
CMOS集成电路中的基本器件是MOS晶体管，属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限，因而特别适用于制作航天及核实验设备。
（9）可控性好
CMOS集成电路输出波形的上升和下降时间可以控制，其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。
（10）接口方便
因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型的电路或器件。解析： 暂无解析 -
第18题：
问答题试述“自顶向下”集成电路设计步骤。正确答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。解析： 暂无解析 -
第19题：
填空题集成电路制造通常包括集成电路设计、工艺加工、（）、封装等工序。正确答案： 测试解析： 暂无解析 -
第20题：
填空题集成电路制造与集成电路设计相关纽带是（）正确答案： 光刻掩膜版解析： 暂无解析 -
第21题：
判断题CMOS电路与双极集成电路相比速度快。A对
B错
正确答案： 错解析： 暂无解析 -
第22题：
问答题集成电路设计包括哪些？通常有哪些设计途径？正确答案： 集成电路设计包括逻辑设计、电路设计、版图设计和工艺设计。
通常有两种设计途径：正想设计和逆向设计。
I.正向设计流程：
①根据功能要求进行系统设计（画出框图）；
②划分成子系统进行逻辑设计；
③有逻辑图或功能块功能要求进行电路设计；
④由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图；
⑤工艺设计，如原材料选择，设计工艺参数，工艺方案，确定工艺条件，工艺流程；
I.I）逆向设计：提取横向尺寸；提取纵向尺寸；测试产品的电学参数解析： 暂无解析 -
第23题：
问答题集成电路设计需要哪些知识范围？正确答案： 系统知识，电路知识，工具知识，工艺知识解析： 暂无解析 -
第24题：
判断题双极型集成电路工艺是用来制造CMOS集成电路。A对
B错
正确答案： 错解析： 暂无解析