电源电压 VDD 为 0V 的 CMOS 集成模拟开关可接通幅度为( )的信号。A-10～0VB0～10VC0～VDD/2D>10V

题目

电源电压 VDD 为 0V 的 CMOS 集成模拟开关可接通幅度为( )的信号。

A-10～0V

B0～10V

C0～VDD/2

D>10V

相似考题

1.37、如果CMOS反相器的电源电压是VDD，则反相器的门槛电压为（）。（1.1/3VDD 2.1/2VDD 请填写序号）

2.CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。

3.CMOS反相器的负载电容CL=100pF，功耗电容CPD=15pF，电源电压VDD=3.3V，输入矩形波的频率为1 MHz，则反相器的动态功耗为 。A．1.3 mWB．1.3 WC．1.09 WD．1.09 mW

4.10、题5-2-10：如下不是减少CMOS数字电路漏电流功耗的途径的是 。A．降低电源电压VDDB．提高阈值电压VTC．减少晶体管数目nD．提高电源电压VDD

更多“电源电压 VDD 为 0V 的 CMOS 集成模拟开关可接通幅度为( )的信号。A－10~0VB0~10VC0~VDD／2D>1 ”相关问题

  • 第1题：

    【单选题】下列关于CMOS集成电路使用注意事项错误的是：

    A．焊接CMOS电路时，不能使用25W以上的电烙铁

    B．CMOS输入端多余的输入端不允许悬空，应按逻辑要求接VDD和VSS

    C．CMOS输出端允许直接与VDD和VSS连接

    D．CMOS器件一般需作防静电处理


    CMOS 输出端允许直接与 VDD 和 V SS 连接

  • 第2题：

    找出下列的VDD1-TCON芯片供电电压

    A．VGH

    B．VGL

    C．VDA

    D．VDD


    电池

  • 第3题：

    4、CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。


    0

  • 第4题：

    3、下列关于CMOS集成电路使用注意事项错误的是：

    A．焊接CMOS电路时，不能使用25W以上的电烙铁

    B．CMOS输入端多余的输入端不允许悬空，应按逻辑要求接VDD和VSS

    C．CMOS输出端允许直接与VDD和VSS连接

    D．CMOS器件一般需作防静电处理


    ABC

  • 第5题：

    正极型开关信号在断开时信号电压为0V，当它接通时，电压信号为（）V。

    A．12

    B．5

    C．4.5

    D．24


    A

相关内容