一个四级的Mux,其中第二级信号为关键信号如何改善timing。(威盛VIA
2003.11.06 上海笔试试题)
第1题:
用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)
第2题:
cache的主要部分什么的。(威盛VIA 2003.11.06 上海笔试试题)
第3题:
说出你的最大弱点及改进方法。(威盛VIA 2003.11.06 上海笔试试题)
第4题:
Asic的design flow。(威盛VIA 2003.11.06 上海笔试试题)
第5题:
用一种编程语言写n!的算法。(威盛VIA 2003.11.06 上海笔试试题)
第6题:
解释setup和hold time violation,画图说明,并说明解决办法。(威盛VIA 2003.11.06 上海笔试试题)
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的
时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time 不够,数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。