用74161、7455和7400各一片，设计一个双模计数器 当X=0时，进行7进制计数，当X=1时，实现15进制计数； （要求：给出设计过程，电路图或VHDL程序，仿真波形，以图片格式上传）

题目

用74161、7455和7400各一片，设计一个双模计数器 当X=0时，进行7进制计数，当X=1时，实现15进制计数； （要求：给出设计过程，电路图或VHDL程序，仿真波形，以图片格式上传）

相似考题

1.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。()

2.通常将二进制计数器与五进制计数器上串，可得到十进制计数器，若将十进制计数器与六进制计数器相串，可得十六进制计数器。()

3.用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）

4.用2片74161分别采用反馈置数法和反馈清零法构成从0开始的60进制加法计数器。

更多“用74161、7455和7400各一片，设计一个双模计数器 当X=0时，进行7进制计数，当X=1时，实现15进制计数； （要求：给出设计过程，电路图或VHDL程序，仿真波形，以图片格式上传）”相关问题

  • 第1题：

    用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）


    正确答案：
        

  • 第2题：

    图（a）所示时序逻辑电路的工作波形如图（b）所示，由此可知，图（a）电路是一个（　　）。

    A．右移寄存器
    B．三进制计数器
    C．四进制计数器
    D．五进制计数器

    答案：C
    解析：
    根据题96图（b）可知，时序电路的输出状态为：000—001—010—100—000—100……。因此，时序电路为四进制计数器。

  • 第3题：

    图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（　　）。

    A．同步八进制加法计数器
    B．同步八进制减法计数器
    C．同步六进制加法计数器
    D．同步六进制减法计数器

    答案：C
    解析：
    ①组成：该电路由于CP端连在一起，因此是同步计数器；
    ②列写驱动方程：

    ③列写存储器状态方程：

    ④初始值为000，计数器CP释放脉冲后，计数循环为

    故为同步六进制加法计数器。

  • 第4题：

    图示电路的逻辑功能为（　　）。


    A． 异步8进制计数器
    B． 异步7进制计数器
    C． 异步6进制计数器
    D． 异步5进制计数器

    答案：D
    解析：

  • 第5题：

    图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。


    A． 九进制加法计数器，七进制加法计数器
    B． 六进制加法计数器，十进制加法计数器
    C． 九进制加法计数器，六进制加法计数器
    D． 八进制加法计数器，七进制加法计数器

    答案：A
    解析：
    74LS161是4位二进制同步加法计数器，RD端为置零端，利用预置数可实现24位以下的加法计数。当逻辑式Q3Q2Q1Q0＝1001时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—0111—1000—（1001）0000，其中状态1001为瞬时状态。因此，为九进制计数器。
    74LS290是4位二进制异步加法计数器，RD端为置零端，当逻辑式Q3Q2Q1Q0＝0111时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—（0111）0000，其中状态0111为瞬时状态。因此，为七进制计数器。

  • 第6题：

    在图示电路中，当开关A、B、C分别闭合时，电路所实现的功能分别为（　　）。


    A． 8、4、2进制加法计数器
    B． 16、8、4进制加法计数器
    C． 4、2进制加法计数器
    D． 16、8、2进制加法计数器

    答案：A
    解析：

    图中电路由四个JK触发器级联而成，J=K=1，各触发器输入端都为1，为计数状态，CP脉冲下降沿来到后触发器计数翻转。当A、B、C三个开关都断开时，设四个触发器的初始状态为Q3Q2Q1Q0=0000，当第一个时钟脉冲下降沿来到时，Q0计数翻转，此时的触发器为0001；第二个下降沿来临时，Q0翻转计数变成0，由于Q0从1跳变到0，触发Q1计数翻转，此时触发器状态为0010。以此类推，触发器的状态转换为：0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000，在第16个脉冲到来后，计数器循环一周回到原状态，所以该电路实现的是一个16进制的加法计数器。每一个计数器都是工作在2进制计数状态，进位模为M=2n（n为触发器级数）。
    现在依次闭合A，B，C，则分别使得每次只有前几个触发器工作，因此，相应的触发器的级数分别变为3，2，1，对应的进位模为8，4，2。

  • 第7题：

    电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。

    • A、同步计数器
    • B、异步计数器
    • C、二进制计数器
    • D、四进制计数器

    正确答案:B

  • 第8题：

    以下关于二进制计数器和十进制计数器的区别说法不正确的是（）。

    • A、二进制计数器是以逢二进一累计计数
    • B、十进制计数器是以逢十进一累计计数
    • C、十进制计数器可以像二进制计数器那样翻转
    • D、十进制计数器可以向高一位进位

    正确答案:C

  • 第9题：

    用集成计数器设计n进制计数器时，一般采用（）。

    • A、置最小数法
    • B、反馈复位法
    • C、反馈预置
    • D、时钟禁止

    正确答案:A,B,C

  • 第10题：

    下面关于N进值计数器说法正确的是（）

    • A、N进制计数器是逢N向前进位，计数位归零
    • B、N进制计数器是逢N向前进位，计数位不归零
    • C、实现8进制计数器最少需8位二进制位
    • D、实现8进制计数器最少需3位二进制位
    • E、实现16进制计数器只需1片40192即可

    正确答案:A,D

  • 第11题：

    按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。

    • A、同步和异步
    • B、加计数和减计数
    • C、二进制和十进制

    正确答案:A

  • 第12题：

    单选题
    按计数器的进位制或循环模数分类，计数器可为（）计数器。
    A

    同步和异步

    B

    加计数、减计数

    C

    二进制、十进制或任意进制


    正确答案： A
    解析： 暂无解析

  • 第13题：


    A.异步二进制计数器
    B.同步三进制计数器
    C.异步四进制计数器
    D.同步五进制计数器

    答案：C
    解析：
    根据已知电路图可知，该电路2个D触发器的 CP来自不同信号，所( C)上升沿触发的异步计数器，触发器的输出状态如右表：4个状态一循环，所以为四进制计数器。综上所述，( C)选项为本题答案。

  • 第14题：

    由四位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能
    为（ )。

    A.同步256进制计数器
    C.同步217进制计数器
    B.同步243进制计数器
    D.同步196进制计数器


    答案：A
    解析：
    解 CO=Q0· Q1 · Q2 · Q3· CE
    初始状态为0000?0000，当右面的计数器C0输出为1时，也就是当所有输出为1111? 1111时，整个计数器通过置数法置成0000?0000。
    答案:A

  • 第15题：

    图所示电路，集成计数器74LS160在M＝1和M＝0时，其功能分别为（　　）。

    A．M＝1时为六进制计数器，M＝0时为八进制计数器
    B．M＝1时为八进制计数器，M＝0时为六进制计数器
    C．M＝1时为十进制计数器，M＝0时为八进制计数器
    D．M＝1时为六进制计数器，M＝0时为十进制计数器

    答案：A
    解析：
    74LS160为同步十进制计数器，当为低电平时，将D3、D2、D1、D0置入计数器。当M＝1时，初始值为0100，计数器根据CP脉冲开始计数，0100→0101→0110→0111→1000→1001，当计数到1001时Q3和Q0经与非门使得LD=0，则计数器将初始值0100置数到输出端，进行下一轮计数，因此当M＝1时为六进制计数器。当M＝0时，初始值为0010，计数器根据CP脉冲开始计数，0010→0011→0100→0101→0110→0111→1000→1001，当计数到1001时Q3和Q0经与非门使得，则计数器将初始值0010置数到输出端，继续进行下一轮计数，因此当M＝0时为八进制计数器。

  • 第16题：

    74161的功能如表所示，图示电路的功能为（　　）。



    A．6进制计数器
    B．7进制计数器
    C．8进制计数器
    D．9进制计数器

    答案：D
    解析：

  • 第17题：

    图示是一个集成74LS161集成计数器电路图，则该电路实现的逻辑功能是（　　）。


    A． 十进制加计数器
    B． 四进制加计数器
    C． 八进制加计数器
    D． 十六进制加计数器

    答案：C
    解析：
    加法计数器74LS161预置数端接地，无预置数。根据输出端逻辑关系，即当Q3Q2Q1Q0＝（0111）2时，下个CP脉冲，电路重新置零。从（0000）2到（0111）2需计数8次，因此该电路实现的逻辑功能是八进制计数器。

  • 第18题：

    把一个三进制计数器和一个四进制计数器串联起来可构成（）。

    • A、七进制计数器
    • B、12进制计数器
    • C、14进制计数器
    • D、24进制计数器

    正确答案:B

  • 第19题：

    如果计数器是按8421编码方式进行计数，则称为（）。

    • A、二进制计数器
    • B、十进制计数器
    • C、循环码计数器
    • D、可逆计数器

    正确答案:B

  • 第20题：

    把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。

    • A、4
    • B、5
    • C、9
    • D、20

    正确答案:D

  • 第21题：

    用集成计数器设计n进制计数器时，不宜采用（）方法。

    • A、置最小数
    • B、反馈复位
    • C、反馈预置
    • D、时钟禁止

    正确答案:D

  • 第22题：

    按进位制不同，计数器有二进制计数器和十进制计数器。


    正确答案:正确

  • 第23题：

    单选题
    把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。
    A

    4

    B

    5

    C

    9

    D

    20


    正确答案： B
    解析： 暂无解析

  • 第24题：

    单选题
    A

    同步256进制计数器

    B

    同步240进制计数器

    C

    同步208进制计数器

    D

    同步200进制计数器


    正确答案： C
    解析：

相关内容