第1题:
第2题:
第3题:
设某系统中的数据总线宽度为8bit,地址总线宽度为16bit。若采用4K×4的RAM芯片组成16KB的存储系统。问:设该存储系统从0000H开始占用一段连续地址空间,试给出每组芯片占用的地址范围。
第4题:
地址总线A0(高位)~A15(低位),用4K×4的存储芯片组成16KB存储器,则加至各存储芯片上的地址线是()。
第5题:
某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机可以配备的最大主存容量为()。
第6题:
系统总线中地址总线的功能是()
第7题:
某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间,则共需()个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为()。
第8题:
MCS—96单片机的最大寻址空间是(),该空间的地址范围为(),系统上电及复位的程序入口地址为(),芯片配置字节CCB的地址为()。
第9题:
第10题:
A16~A15
A0~A9
A0~A11
A4~A15
第11题:
低电平有效的芯片使能、命令锁存允许、准备就绪/忙输出、读使能/写使能
命令锁存允许、低电平有效的写保护、低电平有效的芯片使能、地址锁存允许
地址锁存允许、低电平有效的芯片使能、低电平有效的读使能、准备就绪/忙输出
准备就绪/忙输出、低电平有效的读使能、低电平有效的写使能、命令锁存允许
第12题:
第13题:
第14题:
INTEL 8088 CPU可以访问的存储器空间可达1M,使用的地址信号线为A19~A0,CPU执行一次存储器读操作时,有效控制信号是()。
第15题:
假定某机主存空间大小1GB,按字节编址。cache的数据区(即不包括标记、有效位等存储区)有64KB,块大小为128字节,采用直接映射和全写(write-through)方式。请问: (1)主存地址如何划分?要求说明每个字段的含义、位数和在主存地址中的位置。 (2)cache的总容量为多少位?
第16题:
地址总线A0(高位)~A15(低位),若用4K×4的存储芯片组成16KB存储器,则应由()译码产生片选信号。
第17题:
地址总线A15(高位)~A0(低位),若用1K×4的存储芯片组成4K字节存储器,则加至各存储芯片上的地址线是()。
第18题:
设某系统中的数据总线宽度为8bit,地址总线宽度为16bit。若采用4K×4的RAM芯片组成16KB的存储系统。问:该存储系统至少需要多少根地址总线?其中多少根低位地址线用于片内自选(译码)?
第19题:
若地址总线为A15(高位)~A0(低位),若用2KB的存储芯片组成8KB存储器,则加在各存储芯片上的地址线是()。
第20题:
程序和数据
主存储器的地址码或外围设备码
控制信息
计算机的系统命令
第21题:
A15~A6
A9~A0
A15~A5
A10~A0
第22题:
第23题:
选择主存地址
选择进行信息传输的设备
选择外存地址
选择主存和I/O设备接口电路的地址