Verilog HDL中整数型常量是不可以综合的。()此题为判断题(对，错)。

题目
Verilog HDL中整数型常量是不可以综合的。()

此题为判断题(对，错)。

相似考题

1.8、在Verilog语言中，12是用十进制数表示的整数型常量。

2.17、成为IEEE标准的HDL是（）A．ABEL-HDLB．AHDLC．VHDLD．verilog

3.9、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。

4.verilog中，关键词parameter用来定义一个可变常量。

更多“Verilog HDL中整数型常量是不可以综合的。() ”相关问题

  • 第1题：

    Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。


    正确

  • 第2题：

    11、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块


    正确

  • 第3题：

    Verilog中的常量包括（）、实数和字符串。

    A．wire

    B．reg

    C．存储器

    D．整数


    整型;实型;字符串型

  • 第4题：

    Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块


    正确

  • 第5题：

    在Verilog语言中，12是用十进制数表示的整数型常量。


    错误

相关内容