控制总线
数据总线
地址总线
外部总线
第1题:
欲使图中地址译码器的输入信号有效,其中的控制信号AEN和IOR必须分别取值为______,______。

第2题:
第3题:
由于地址缓冲器、译码器及输入/输出电路存在延时,在地址信号加到存储器上之后,必须等待一段时间,数据才能稳定地传输到数据输出端,这段时间称为()
第4题:
有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。
第5题:
74138译码器通常用于产生片选信号,其译码输入端应与系统的()总线相连。
第6题:
地址译码器的输入端应接到()上。
第7题:
ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。
第8题:
若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有()条。
第9题:
若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线+位线)共有()条。
第10题:
集成译码器无法工作,首先应检查()的状态。
第11题:
地址译码器是完全译码器,它提供了输入的全部最小项
地址和字是一一对应的
信息表是原封不动地装入存储阵列中
主要由地址译码器和存储单元体组成
第12题:
控制总线
数据总线
地址总线
外部总线
第13题:
A.地址
B.数据
C.控制
D.串行
第14题:
第15题:
地址译码器的作用是根据输入的地址代码确定对应的一组存储单元的位置
第16题:
存储器与CPU进行连接时,如果使用了译码器,则译码器的输出应接到存储器的:()
第17题:
下列关于ROM的特点,描述正确的是()。
第18题:
地址译码器的输入端应接到()。
第19题:
当单片机所有多余的地址线都接到译码器的信号输入端时,这种译码方式称为()。
第20题:
N个输入端的二进制译码器,共有()个输出端。对于每一组输入代码,有()个输出端是有效电平。
第21题:
RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是()位。
第22题:
集成译码器的()状态不对时,译码器无法工作。
第23题:
3、8
8、3
6、8
3、11
第24题:
地址
数据
控制
串行