PCI总线操作如何插入等待状态？

第1题：

第2题：

8086CPU在作总线操作时，遇到READY=L后可插入（）

• A、1个等待周期
• B、等待周期个数由具体情况所定
• C、2个等待周期
• D、3个等待周期

正确答案:B

第3题：

什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期T_W，什么情况下会出现空闲状态T_I？

正确答案: 8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包括T₁、T₂、T₃、T₄状态4个时钟周期。
在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY信号线，在总线周期的T₃和T₄之间插入1个或多个必要的等待状态T_W，用来进行必要的时间补偿。
在BIU不执行任何操作的两个总线周期之间会出现空闲状态T_I。

第4题：

PCI总线传输机制是理解PCI总线规范的基础，主设备如何提出终止传输要求？而从设备又是如何提出终止传输要求？传输的最终停止由谁完成？

正确答案:主设备通过撤销FRAME#信号并且建立IRDY#信号通知从设备已经进入最后一个数据相位，从而提出终止传输的要求；从设备通过设置STOP#信号有效请求终止传输。传输的最终停止由主设备完成。

第5题：

微处理器在什么情况下才执行总线周期？一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？

正确答案: 为了从存储器中取得指令或者与一个存储单元或I/O接口单元传送数据，需要它的总线接口单元执行一个总线周期。
一个总线周期由T1、T2、T3和T4这四个状态。
由于外设或存储器的速度较慢，不能及时的配合CPU传送数据。这时，外设或存储器就会通过“READY”的信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，表示他们还来不及同CPU之间传送数据，于是，CPU会在T3之后自动插入一个或多个附加的时钟周期TW，这个TW就叫等待状态。

第6题：

假设某个总线周期需插入三个Tw等待状态，则该总线周期内对READY信号检测的次数是（）

正确答案:4

第7题：

8088/8086中，关于总线周期叙述不正确的是（）。

• A、总线周期通常由连续的T1～T4组成
• B、在读写操作数时才执行总线周期
• C、总线周期允许插入等待状态
• D、总线周期允许存在空闲状态

正确答案:B

第8题：

PCI总线周期中地址期和数据期如何划分？ 

正确答案: 在FRAME#有效的第1个时钟，传送的是32位地址，称为地址期。
在IRDY#和TRDY#同时有效时，传送的是32位数据，称为数据期。

第9题：

PCI总线传输机制是理解PCI总线规范的基础，为什么在PCI总线读操作的地址相位和第一个数据相位之间AD线上必须有一个总线转换周期？而在PCI总线写操作时，为什么不需要这样一个总线转换周期？

正确答案:因为在读操作中的地址相位过后，AD线由主设备驱动变为由从设备驱动，所以PCI总线读操作的地址相位和第一个数据相位之间AD线上必须有一个总线转换周期，否则就会出现总线竞争；而在PCI总线写操作时，AD线始终都是由主设备驱动的，所以不需要总线转换周期。

第10题：

下面是关于PCI总线的叙述，其中错误的是（）。

• A、PCI总线支持突发传输
• B、PCI总线支持总线主控方式
• C、PCI总线的数据线与地址线是分时复用的
• D、PCI总线不支持即插即用

正确答案:B

第11题：

第12题：

第13题：

第14题：

下面是关于PCI总线的叙述，其中（）是错误的。

• A、PCI总线支持64位总线
• B、PCI总线的地址总线与数据总线是分时复用的
• C、PCI总线是一种独立设计的总线，它的性能不受CPU类型的影响
• D、PC机中不能同时使用PCI总线和ISA总线

正确答案:D

第15题：

在总线周期的T₁、T₂、T₃、T₄状态，CPU分别执行什么动作？什么情况下需要插入等待状态T_W？T_W在哪儿插入？怎样插入？

正确答案: C.PU在T₁、T₂、T₃、T₄这四个状态完成一个总线周期。
在T₁状态，把地址信息从地址线A₁₉～A₁₆，A₁₅～A₈和AD₇～AD₀上输出，且立即发出地址锁存信号ALE，把在A₁₉～A₁₆上出现的高4位地址和在AD₁₅～AD₀（8088则是AD₇～AD₀）上出现的地址，在外部地址锁存器上锁存。
在T₂状态，CPU发送读写等控制命令。
在T₃、T₄状态，CPU发送或接收数据，并在T₄状态结束此总线周期。
当外部存储器或I/O端口的时序不能与CPU的时序相配合时，就需要插入T_W周期。因此，在CPU中设计了一条准备就绪READY输入线，即存储器或I/O端口输给CPU的状态线。CPU在T₃采样READY线，若为高电平，则在T₃状态后进入T₄状态。若存储器或I/O端口来不及在T₄状态的前沿把数据准备好，则当CPU在T₃状态采样时应使READY线为低电平，并在T₃状态后插入一个等待状态T_W。

第16题：

在8086读总线周期中，进入T3后发现READY＝0，需要插入等待状态，则在插入等待状态时其引脚的高地址A19～A16（）。

• A、表示读数据对应的高4位的地址
• B、表示CPU当前工作状态
• C、处于高阻状态
• D、处于不定状态

正确答案:B

第17题：

PCI总线传输机制是理解PCI总线规范的基础，完成最后一个数据传送后，IRDY#应如何设置？

正确答案:完成最后一个数据传送后，IRDY#信号应该撤销，表示最后一个数据传输完成。

第18题：

PCI总线传输机制是理解PCI总线规范的基础， 主设备和从设备如何插入等待时钟周期？

正确答案:主设备通过设置IRDY#信号无效插入等待时钟周期，从设备通过设置TRDY#信号无效插入等待时钟周期。

第19题：

PCI总线传输机制是理解PCI总线规范的基础， 主设备如何告诉从设备现在已进入最后一个数据相位？

正确答案:主设备通过撤销FRAME#信号并建立IRDY#信号来通知从设备现在已经进入最后一个数据相位。

第20题：

什么叫总线周期？为什么要插入等待周期？插在何处？

正确答案: 总线周期是指CPU经外部总线对存储器或IO端口进行一次信息输入或输出的操作所需要的时间；
C.PU与慢速的存储器和IO接口交换信息时，为防止丢失数据，需要插入等待周期；
插入在总线周期的T₃和T₄之间。

第21题：

下面是关于PCI总线的叙述，其中错误的是：（）

• A、PCI总线支持突发传输方式
• B、PCI总线支持总线主控方式
• C、PCI总线中没有分时复用的信号线
• D、PCI总线支持即插即用功能

正确答案:C

第22题：

第23题：