为了运算器的高速性,采用了()进位、()乘除法、()等并行技术措施。
第1题:
运算器由ALU完成运算后,除了运算结果外,下面所列()不是运算器给出的结果特征信息。
A.是否溢出
B.有无进位
C.结果是否为零
D.时钟信号
第2题:
64位的安腾处理器为了达到最高的指令级的并行性,采用了最新设计理念,EPIC的全称是【 】。
第3题:
第4题:
第5题:
开发并行性是为了并行处理,并行性又包括有()和并发性二重含义。
第6题:
设计一个64位全并行的ALU需要()片先行进位部件74182。
第7题:
4片74181 ALU和1片74182 CLA相配合,具有()传递功能。
第8题:
74181算术逻辑单元含有()位并行进位全加器。
第9题:
并行加法器采用超前进位的目的是简化电路结构。
第10题:
第11题:
加法运算器
减法运算器
乘法运算器
除法运算器
第12题:
第13题:
什么叫并行性?并行性分为哪几种?
(2)高速并行结构分为哪几类?每类各举一例。
(3)相联处理机有哪些特点?
第14题:
用8片741 81和2片74182DT。可组成( )。
A.采用组内并行进位、组间串行进位结构的32位ALU
B.采用二级先行进位结构的32位ALU
C.采用组内先行进位、组间先行进位结构的16位ALU
D.采用三级先行进位结构的32位ALU
第15题:
第16题:
加法器采用并行进位的目的是()。
A提高加法器的速度
B快速传递进位信号
C优化加法器结构
D增强加法器功能
第17题:
下列关于运算器的描述中,错误的是()。
第18题:
为了运算器的高速性,采用了()进位,()乘除法,()等并行技术措施。
第19题:
先行进位方式通过()来提高速度。
第20题:
在电子数字计算机中,()是组成计算机中四则运算最基本的运算单元。
第21题:
第22题:
串行进位
组内并行进位,组间串行进位
组内串行进位,组间并行进位
组内、组间均为并行进位
第23题:
提高加法器的速度
快速传递进位信号
优化加法器结构
增强加法器功能
第24题: