简述低温多晶硅技术的挑战。
题目
简述低温多晶硅技术的挑战。
相似考题
更多“简述低温多晶硅技术的挑战。”相关问题
-
第1题：
简述采用9次光刻的多晶硅薄膜晶体管的工艺流程技术关键。
正确答案:1）第一次光刻有源岛；
2）第二次光刻栅极；
3）第三次光刻n-区和n+区掺杂；
4）第四次光刻p+区掺杂；
5）第五次光刻过孔及第六次光刻源漏电极；
6）第七次光刻金属M3层和第八次光刻过孔
7）第九次光刻像素电极。
技术关键是第三次光刻采用SiNx等材料作为沟道保护层，而在顶栅结构中用栅极图形自对准掩膜部分阻挡掺杂。首先利用涂胶曝光显影后形成光刻胶的图形。光刻胶的图形覆盖n沟道TFT的沟道区域和Los区、驱动部分p沟道TFT的有源岛区域。用磷烷（PH3）通过离子掺杂（或离子注入）掺入磷P，除光刻胶覆盖区域外形成了磷掺杂区域，掺杂浓度为1017~1018cm-3，为轻掺杂的电子导电的n-区。去胶后用栅极做掩膜，再进行磷掺杂。有源岛的Los区域轻掺杂了磷，而有源岛的源区和漏区第二次掺杂磷后，形成重掺杂区，掺杂浓度变为1020~1021cm-3。有源岛形成了三种状态，重掺杂的电子导电区n+区、部分轻掺杂的n-区和未掺杂的多晶硅沟道区。轻掺杂的n-区主要用于形成LDD结构的Los区。重掺杂的n+区主要用于作n沟道TFT的源区和漏区。 -
第2题：
简述多晶硅薄膜晶体管驱动OLED的优点。
正确答案:优点：1）具有较高的载流子迁移率；
2）多晶硅TFT阈值电压漂移也要比非晶硅大大减小，稳定性高，更适合作为AMOLED显示的驱动器件；
3）由于迁移率高，还可以减小TFT器件的尺寸，可以保证一样的开态电流，但像素开口率提高；
4）容易制作出n沟道和p沟道的TFT器件，实现周边驱动的CMOS集成电路。 -
第3题：
简述采用5次光刻的多晶硅薄膜晶体管的工艺流程的难点与特点。
正确答案:5次光刻分别为源漏电极、有源岛、栅极、过孔、ITO像素电极。
第一次光刻在玻璃基板上沉积一层基层薄膜，溅射源漏金属层，光刻出源漏电极及信号线。第二次光刻用PECVD方法连续沉积介质层、非晶硅层，利用高温环境去氢处理，再激光晶化转变成多晶硅薄膜。光刻出有源岛图形。第三次光刻先用PECVD方法沉积绝缘膜，相当于第二层介质层。再用溅射栅极金属层，光刻出栅极及扫描线。利用栅极掩膜遮挡离子注入形成源区和漏区。
第四次光刻用PECVD方法沉积钝化层，相当于第三层介质层，保护TFT。光刻形成需要的孔，让下面金属曝露出来及形成相应的连接。孔有两种：第一种是需要连续刻蚀第三层介质层、第二层介质层、第一层介质层，露出源漏金属层；第二种是刻蚀第三层介质层，露出栅极金属层。
第五次光刻形成像素电极。并且用像素电极与多晶硅的源区和漏区接触，与源漏电极相连。
存储电容为传统结构，由栅极金属层和像素电极ITO，中间夹着第三介质层构成。 -
第4题：
简述STM面临的挑战。
正确答案:主要用于导体材料、存在振动干扰、针尖容易受到污染（化学或者物理的污染）。 -
第5题：
多晶硅铸模的制造成技术有哪些？
正确答案: 大部分多晶硅基片都是用所谓的铸造法生产的，基片广泛使用10~15cm的角。广泛采用光电导率衰减测定法测定少数载流子在基片内的寿命分布，一般采用激光束诱导电流法评价多晶硅的粒界复合速度，也有人提议用氢处理法及吸收法定量评价粒界界面的复合速度。基片技术中最引人注目的是基片的薄形化技术。 -
第6题：
多晶硅太阳能电池的高效率化技术有哪些？
正确答案: （1）表面钝化对于高效率是不可缺少的
（2）有表面刻蚀结构所形成的光封闭效果的提高，是高效率化所不可缺少的。多晶硅表面是结晶面是多重的，因此不能像单晶硅基片那样，使用氢氧化钾产生的不同方向腐蚀的化学蚀刻的方法。 -
第7题：
大数据时代给商业银行内部管理带来的挑战不包括以下（）
- A、决策挑战
- B、管理挑战
- C、制度挑战
- D、技术挑战
正确答案:C -
第8题：
智能交通系统面临哪些挑战（）。
- A、检测感知识别技术的挑战
- B、通信技术的挑战
- C、信息处理和智能决策的挑战
- D、节能减排的挑战
- E、软件安全性的挑战
正确答案:A,B,C,E -
第9题：
多选题智能交通系统面临哪些挑战（）。A检测感知识别技术的挑战
B通信技术的挑战
C信息处理和智能决策的挑战
D节能减排的挑战
E软件安全性的挑战
正确答案： B,A解析： 暂无解析 -
第10题：
问答题简述康诺瓦罗夫定律的内容，并说明其在制冷与低温技术中的使用价值。正确答案： 对于较低沸点的液体，它在气相里的摩尔分数大于它在液相里的摩尔分数
康诺瓦罗夫定律是精馏的基础，因为如果溶液摩尔分数和气相摩尔分数完全相同，两组分不可能用精馏分离解析： 暂无解析 -
第11题：
问答题目前，制备低温多晶硅常用的方法是什么？正确答案： 激光晶化法、金属诱导法。解析： 暂无解析 -
第12题：
问答题简述双重镶嵌铜互连技术的几个挑战及双镶嵌铜互连工艺流程正确答案： 挑战：
①高深宽比的金属层间接触孔需要点击一层铜阻挡层以防止铜扩散，这个阻挡层需要良好的侧壁和底层阶梯覆盖、优良的电介质附着层和低的接触电阻。
②高质量的铜薄膜淀积、低电阻率及无空洞高深宽比沟槽和金属层间接触窗孔填充。
③无缺陷的铜研磨和后CMP清洗技术。
工艺流程：预淀积、清洗；PVD Ta阻挡层、Cu 籽晶层；ECD 或CVD 铜，铜热退火；Cu 和Ta CMP密封氧化物CVD解析： 暂无解析 -
第13题：
多晶硅栅极刻蚀最大的挑战就是对（）的高选择性。超薄的栅氧化层使得在刻蚀多晶硅电极时对栅氧化层的刻蚀要尽可能的小。
- A、二氧化硅
- B、氮化硅
- C、单晶硅
- D、多晶硅
正确答案:A -
第14题：
简述低温多晶硅薄膜晶体管特点。
正确答案:1）高迁移率；
2）容易p型和n型掺杂；
3）自对准结构；
4）抗光干扰能力强；
5）抗电磁干扰能力强。 -
第15题：
简述低温多晶硅薄膜晶体管组成的CMOS驱动电路的优点。
正确答案:组成的CMOS驱动电路的优点：
1）利用自对准工艺，寄生电容降到最低，响应速度很快；
2）较高的迁移率以及沟道长度的微细化，有利于进一步提高响应速度；
3）在周边驱动的CMOS电路中，利用p-Si TFT高开态电流和高迁移率特性，不受关态泄漏电流的影响，使得p-Si TFT非常适合制作周边驱动电路；
4）沟道长度微细化后，TFT尺寸缩小，周边驱动电路的面积缩小，非常适合高精度、高清晰的显示；
5）在考虑漏极的耐压极限后，常规的p-Si TFT的沟道长度设计为4μm。采用LDD结构后，耐压能力提高，沟道长度可以设计到1.5～2μm。 -
第16题：
哪种化学气体经常用来刻蚀多晶硅？描述刻蚀多晶硅的三个步骤。
正确答案:多晶硅等离子刻蚀用的化学气体通常是氯气、溴气或二者混合气体。
刻蚀多晶硅的三步工艺：
1.预刻蚀，用于去除自然氧化层、硬的掩蔽层和表面污染物来获得均匀的刻蚀。
2.接下来的是刻至终点的主刻蚀。这一步用来刻蚀掉大部分的多晶硅膜，并不损伤栅氧化层和获得理想的各向异性的侧壁剖面。
3.最后一步是过刻蚀，用于去除刻蚀残留和剩余多晶硅，并保证对栅氧化层的高选择比。这一步应避免在多晶硅周围的栅氧化层形成微槽。 -
第17题：
铸造技术为何能提高多晶硅纯度；制备铸造多晶硅的工艺流程；描述直培法工艺；影响直培法制备柱形多晶硅的因素。
正确答案: 提纯材料：
1.利用定向凝固过程中的杂质分凝现象，使杂质富集在多晶硅锭的两端。
2.在真空中熔化，凝固，原料中杂质在表面挥发。
3.在保护气体或熔体中添加能与杂质反应生成挥发性物质的气体，是杂质中熔硅分离。直熔法工艺流程：装料---加热---熔化---晶体生长---退火---冷却。
直培法描述：硅原材料首先在坩埚中熔化，坩埚周围的加热器保持坩埚上部温度的同时，自坩埚的底部开始逐渐降温，从而使坩埚底部的熔体首先结晶，再通过保持固液界面在同一水平面上并逐渐上升，使得整个熔体结晶为晶锭。采用定向凝固法长晶。影响因素：纯度高，不产生杂质玷污；不与晶体粘连；热膨胀系数小；热导率小；坩埚形状（方形，内壁涂高纯氧化硅/氮化硅） -
第18题：
异质基片上高品质叠层的多晶硅型薄膜技术有几种方法？
正确答案: 目前广泛有：化学气相沉积法（CVD.、液相外延法（LPE.、固相结晶化法（SPC. -
第19题：
什么是市场挑战者？简述市场挑战者战略选择。
正确答案: （1）市场挑战者是指那些在市场上处于次要地位，但又要努力争取市场领先地位，向竞争对手发起挑战的企业。
（2）战略选择：确定战略目标和挑战对象：包括挑战市场主导者，挑战实力相当企业以及挑战小企业；选择进攻战略：正面进攻战略、侧翼进攻战略、包围进攻战略、迂回进攻战略、游击进攻战略。 -
第20题：
问答题简述多晶硅注入的应用正确答案： 源漏区注入
该部分的注入工艺其能量相对较低，但剂量属中高范围，一般采用中束流及大束流注入机。
（1）大角度晕环注入工艺
Halo是大角度（大于20°）方向的中剂量离子注入工艺，它的主要功能是防止源漏相通，降低延伸区的结深及缩短沟道长度，有利于提高芯片的性能，一般在延伸注入工艺之后注入。
（2）延伸注入工艺（LDD）
LDD是定义漏源区的注入工艺，这种区域通常称为漏源扩展区。其作用是优化源漏间的电场分布，降低最高电场，在高阻与电阻区之间起一个衔接作用。解析： 暂无解析 -
第21题：
单选题做集成电路的多晶硅电阻设计时，要计算每个电阻的阻值，那么电阻的长度是怎样计算的？（）A整个多晶硅的长度
B多晶硅中两个引线孔中心点的距离
C多晶硅中两个引线孔内侧的距离
D多晶硅中两个引线孔外侧的距离
正确答案： A解析： 暂无解析 -
第22题：
问答题开发多晶硅技术解决了什么问题？正确答案： 常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应解析： 暂无解析 -
第23题：
判断题LPCVD多晶硅和氮化硅等薄膜易形成保形覆盖，在低温APCVD中，非保形覆盖一般比较常见。A对
B错
正确答案： 对解析： 暂无解析