参考答案和解析
正确答案:Cache主要用来减少CPU与内存之间的速度差异。Cache是一个速度等于或接近与上级级联存储器的小容量存储器，用于保存先前被存取过的上级存储器数据以及邻近小范围数据。Cache通过这种高速缓存机制提高系统性能。
更多“简述Cache的作用”相关问题
-
第1题：
简述Cache的工作原理，说明其作用。
正确答案: Cache的工作原理是基于程序访问的局部性的。即主存中存储的程序和数据并不是CPU每时每刻都在访问的，在一段时间内，CPU只访问其一个局部。这样只要CPU当前访问部分的速度能够与CPU匹配即可，并不需要整个主存的速度都很高。
Cache与虚拟存储器的基本原理相同，都是把信息分成基本的块并通过一定的替换策略，以块为单位，由低一级存储器调入高一级存储器，供CPU使用。但是，虚拟存储器的替换策略主要由软件实现，而Cache的控制与管理全部由硬件实现。因此Cache效率高并且其存在和操作对程序员和系统程序员透明，而虚拟存储器中，页面管理虽然对用户透明，但对程序员不透明；段管理对用户可透明也可不透明。
Cache的主要作用是解决了存储器速度与CPU速度不匹配的问题，提高了整个计算机系统的性能。 -
第2题：
简述在cache失效率的策略中，编译优化分块策略的基本思想。
正确答案: 编译器把对数组的整行或整列访问改为按块进行，使得块内的访问具有较好的局部性，从而降低失效率。 -
第3题：
简述cache的功能与分类。
正确答案:（1）Cache是一种位于主存储器和嵌入式微处理器内核之间的快速存储器阵列，存放的是最近一段时间微处理器使用最多的程序代码和数据。在需要进行数据读取操作时，微处理器尽可能的从Cache中读取数据，而不是从主存中读取，减小存储器（如主存和辅助存储器）给微处理器内核造成的存储器访问瓶颈，提高微处理器和主存之间的数据传输速率，使处理速度更快，实时性更强
（2）Cache一般集成在嵌入式微处理器内，可分为数据Cache、指令Cache或混合Cache，Cache的存储容量大小依不同处理器而定。 -
第4题：
简述高速缓冲存储器Cache为什么能够实现高速的数据存取？
正确答案:高速缓冲存储器Cache是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内，程序所要用到的指令或数据的地址往往集中在一个局部区域内，因而对局部范围内的存储器地址频繁访问，而对范围外的地址则范围甚少的现象称为程序访问的局部性原理。如果把正在执行的指令地址附近的一小部分指令或数据，即当前最活跃的程序或数据从主存成批调入Cache，供CPU在一段时间内随时使用，就一定能大大减少CPU访问主存的次数，从而加速程序的运行。 -
第5题：
简述CACHE的作用及其原理。
正确答案:作用：解决CPU与内存之间的速度不匹配。
原理：CPU在数据访问时，首先访问CACHE（命中率>90%），访问不到才到内存中寻找。 -
第6题：
问答题简述维护Cache一致性的两种共享数据跟踪技术。正确答案： 目录：物理存储器中共享数据块的状态及相关信息均被保存在一个称为目录的地方。
监听：每个Cache除了包含物理存储器中块的数据拷贝之外，也保存着各个块的共享状态信息。解析： 暂无解析 -
第7题：
问答题计算机中设置Cache的作用是什么？能否将Cache的容量扩大，最后取代主存，为什么？正确答案： 计算机中设置Cache的作用是解决CPU和主存速度不匹配问题。
不能将Cache的容量扩大取代主存，原因是：
（1）Cache容量越大成本越高，难以满足人们追求低价格的要求；
（2）如果取消主存，当CPU访问Cache失败时，需要将辅存的内容调入Cache再由CPU访问，造成CPU等待时间太长，损失更大。解析： 暂无解析 -
第8题：
问答题简述cache的分类与功能。正确答案： Cache可以分为统一cache和独立的数据／程序cache。
在一个存储系统中，指令预取时和数据读写时使用同一个cache，这时称系统使用统一的cache。如果在一个存储系统中，指令预取时使用的一个cache，数据读写时使用的另一个cache，各自是独立的，这时称系统使用了独立的cache，用于指令预取的cache称为指令cache，用于数据读写的cache称为数据cache。解析： 暂无解析 -
第9题：
问答题简述通过编译优化降低cache失效率的基本思想。正确答案： 在编译时，对程序中的指令和数据进行重新组织，是连续访问的指令或数据能够具有根号的时间和空间局部性，以降低Cache失效率。解析： 暂无解析 -
第10题：
问答题简述Cache的工作原理，说明其作用。正确答案： Cache的工作原理是基于程序访问的局部性的。即主存中存储的程序和数据并不是CPU每时每刻都在访问的，在一段时间内，CPU只访问其一个局部。这样只要CPU当前访问部分的速度能够与CPU匹配即可，并不需要整个主存的速度都很高。
Cache与虚拟存储器的基本原理相同，都是把信息分成基本的块并通过一定的替换策略，以块为单位，由低一级存储器调入高一级存储器，供CPU使用。但是，虚拟存储器的替换策略主要由软件实现，而Cache的控制与管理全部由硬件实现。因此Cache效率高并且其存在和操作对程序员和系统程序员透明，而虚拟存储器中，页面管理虽然对用户透明，但对程序员不透明；段管理对用户可透明也可不透明。
Cache的主要作用是解决了存储器速度与CPU速度不匹配的问题，提高了整个计算机系统的性能。解析： 暂无解析 -
第11题：
问答题简述CACHE的作用及其原理。正确答案： 作用：解决CPU与内存之间的速度不匹配。
原理：CPU在数据访问时，首先访问CACHE（命中率>90%），访问不到才到内存中寻找。解析： 暂无解析 -
第12题：
问答题简述Expires和Cache-Control。正确答案： Expires要求客户端和服务端的时钟严格同步。HTTP1.1引入Cache-Control来克服Expires头的限制。如果max-age和Expires同时出现，则max-age有更高的优先级。解析： 暂无解析 -
第13题：
Cache的主要作用是什么，它与Buffer有何区别？
正确答案: Cache即是高速缓冲存储器，Cache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据Buffer与Cache操作的对象不一样。Buffer（缓冲）是为了提高内存和硬盘（或其他I/0设备）之间的数据交换的速度而设计的。Cache（缓存）是为了提高cpu和内存之间的数据交换速度而设计，也就是平常见到的一级缓存、二级缓存、三级缓存等。
嵌入式DSP处理器（EmbeddedDigitalSignalProcessor，EDSP）对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度也较高。在数字滤波、FFT、谱分析等方面DSP算法正在大量进入嵌入式领域，DSP应用正从在通用单片机中以普通指令实现DSP功能，过渡到采用嵌入式DSP处理器。嵌入式DSP处理器有两个发展来源，一是DSP处理器经过单片化、EMC改造、增加片上外设成为嵌入式DSP处理器，TI的TMS320C2000/C5000等属于此范畴；二是在通用单片机或SOC中增加DSP协处理器，例如Intel的MCS-296和Infineon（Siemens）的TriCore。 -
第14题：
计算机中设置Cache的作用是什么？能否将Cache的容量扩大，最后取代主存，为什么？
正确答案: 计算机中设置Cache的作用是解决CPU和主存速度不匹配问题。
不能将Cache的容量扩大取代主存，原因是：
（1）Cache容量越大成本越高，难以满足人们追求低价格的要求；
（2）如果取消主存，当CPU访问Cache失败时，需要将辅存的内容调入Cache再由CPU访问，造成CPU等待时间太长，损失更大。 -
第15题：
简述Pentium微机中Cache/主存的结构。
正确答案:Pentium处理器将内部的L1 Cache扩充为两个（均为8KB）：一个用于指令缓存，称为L1指令Cache；另一个用于数据缓存，称为L1数据Cache。从Pentium II开始又在处理器包装内封装了一个L2 Cache（256KB或者512KB），在主板上可以设置第三级Cache。这样，L1 Cache位于CPU的核心电路中，和CPU同速，L2 Cache和CPU封装在一起，速度也相当快；位于主板上的L3 Cache虽然不及L1和L2，但随着新型Cache存储器的出现和性能的提高，其速度也在不断提高，显然，这种多级Cache结构使CPU的平均访问存储器时间进一步缩短。 -
第16题：
高速缓存Cache系统的标签存储器有什么作用？
正确答案:标签存储器保存着该数据所在主存的地址信息。 -
第17题：
简述Expires和Cache-Control。
正确答案:Expires要求客户端和服务端的时钟严格同步。HTTP1.1引入Cache-Control来克服Expires头的限制。如果max-age和Expires同时出现，则max-age有更高的优先级。 -
第18题：
问答题简述cache的两种写调块策略。正确答案： 按写分配（写时取）：写失效时，先把所写单元所在的块调入Cache，再行写入。不按写分配（绕写法）：写失效时，直接写入下一级存储器而不调块。解析： 暂无解析 -
第19题：
问答题高速缓存Cache系统的标签存储器有什么作用？正确答案： 标签存储器保存着该数据所在主存的地址信息。解析： 暂无解析 -
第20题：
问答题简述降低Cache失效率的几种方法。正确答案： 常用的降低Cache失效率的方法有下面几种：
（1）增加Cache块大小。增加块大小利用了程序的空间局部性。
（2）提高相联度，降低冲突失效。
（3）VictimCache，降低冲突失效。
（4）伪相联Cache，降低冲突失效。
（5）硬件预取技术，指令和数据都可以在处理器提出访问请求前进行预取。
（6）由编译器控制的预取，硬件预取的替代方法，在编译时加入预取的指令，在数据被用到之前发出预取请求。
（7）编译器优化，通过对软件的优化来降低失效率。解析： 暂无解析 -
第21题：
问答题Cache的主要作用是什么，它与Buffer有何区别？正确答案： Cache即是高速缓冲存储器，Cache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据Buffer与Cache操作的对象不一样。Buffer（缓冲）是为了提高内存和硬盘（或其他I/0设备）之间的数据交换的速度而设计的。Cache（缓存）是为了提高cpu和内存之间的数据交换速度而设计，也就是平常见到的一级缓存、二级缓存、三级缓存等。
嵌入式DSP处理器（EmbeddedDigitalSignalProcessor，EDSP）对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度也较高。在数字滤波、FFT、谱分析等方面DSP算法正在大量进入嵌入式领域，DSP应用正从在通用单片机中以普通指令实现DSP功能，过渡到采用嵌入式DSP处理器。嵌入式DSP处理器有两个发展来源，一是DSP处理器经过单片化、EMC改造、增加片上外设成为嵌入式DSP处理器，TI的TMS320C2000/C5000等属于此范畴；二是在通用单片机或SOC中增加DSP协处理器，例如Intel的MCS-296和Infineon（Siemens）的TriCore。解析： 暂无解析 -
第22题：
问答题简述在cache失效率的策略中，编译优化分块策略的基本思想。正确答案： 编译器把对数组的整行或整列访问改为按块进行，使得块内的访问具有较好的局部性，从而降低失效率。解析： 暂无解析 -
第23题：
问答题简述代理式Cache和透明式Cache的区别。正确答案： 代理式Cache必须对浏览器进行设置，使之直接向服务器提出请求，然后由服务器代表用户把请求发送到Internet上；透明式Cache无须对浏览器进行改动，只要对交换机或路由器进行配置，由它们把通信数据传递给Cache。解析： 暂无解析