用容量为16K×1的DRAM芯片构成64KB的存储器。设存储器的读／写周期均为0.5μs，CPU在1μs内至少要访存一次，试问采用哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？

第1题：

DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？

第2题：

某机器的主存储器共32KB，由16片16K×1位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。

• A、128
• B、256
• C、1024
• D、16384

第3题：

动态RAM的特点是什么？动态RAM存储器芯片刷新工作的条件是什么？一个64K位芯片每刷新一次可刷新多少个存储单元？

第4题：

有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，试问： 1）需要多少片DRAM芯片？ 2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 3）如果采用集中刷新方式，存储器刷新一遍最少用多少时间？

第5题：

动态RAM芯片2164的容量为64K位（256×256），对2164芯片的刷新方法是（）。

• A、每次刷新1个单元
• B、每次刷新256个单元
• C、每次刷新512个单元
• D、一次刷新全部单元

第6题：

DRAM存储器为什么要刷新？有几种刷新方式？

第7题：

第8题：

第9题：

第10题：

第11题：

第12题：

第13题：

某刷新存储器所需的带宽为160MB/S。实际工作时，显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。问刷存总带宽应为多少？为达到这样的刷存带

第14题：

一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？

第15题：

某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】 该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。

第16题：

已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。

第17题：

用8253-5通道1作为DRAM刷新定时器，动态存储器要求在2ms内对全部128行存储单元刷新一遍，假定计数用的时钟频率为2MHz，问该通道应工作在什么方式？请写出控制字和计数值（用16进制数表示）。

第18题：

第19题：

第20题：

第21题：

第22题：

第23题：