二进制计数器每经一级触发器,输出脉冲的频率降低一倍。()此题为判断题(对，错)。

第1题：

一个十位二进制加法计数器在0.002秒内选通（可以计数），假定初始状态为0，若计数脉冲频率为250 kHz。在选通脉冲终止时，计数器输出的十位二进制值是（)B。

第2题：

四位二进制计数器可以用 个JK触发器构成，有 种输出状态。

第3题：

构造一个十进制的同步加1计数器，需要几个触发器？该计数器的进位C的频率与时钟脉冲CLK的频率的比是多少？

第4题：

2、同步计数器克服了异步计数器遇到的延迟问题，因为 。

A．输入时钟脉冲仅应用于计数器第一级

B．输入时钟脉冲仅应用于计数器最后一级

C．输入时钟脉冲不应用于计数器任何级

D．输入时钟脉冲同时应用于计数器每一级。

第5题：

二进制加法计数器是每输入一个时钟脉冲，计数器在原状态上加1；二进制减法计数器是每输入一个时钟脉冲，计数器在原状态上减1。