当时钟输入为低电平时,下降沿触发的触发器处于()状态。
第1题:
第2题:
同步计数器是将计数脉冲同时输入到各级触发器,当输入计数时钟脉冲触发时,各级触发器的状态同时发生转移。
第3题:
维持-阻塞D触发器是()
第4题:
当40194的S1和S0处于“11”状态时,D0~D3的数据在()时输入移位寄存器中。
第5题:
T触发器的输出状态是在CP脉冲的()到来时改变。
第6题:
时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响。
第7题:
维持阻塞型D触发器的状态由CP()时D的状态决定。
第8题:
如果触发器的次态仅取决于CP()时输入信号的状态,就可以克服空翻。
第9题:
JK触发器输出状态的改变均发生在CP信号的()。
第10题:
触发器的时钟输入端处靠近方框的小圆圈表示该触发器()。
第11题:
下降沿到来
上升沿到来
低电平
高电平
第12题:
下降沿触发
上升沿触发
高电平触发
低电平触发
第13题:
对于上升沿触发的D触发器,若D=0,当时钟CP由0变为1时,触发器的状态Q为()。
第14题:
JK触发器,当JK为()时,触发器处于翻转状态。
第15题:
触发器的触发方式为()。
第16题:
由D触发器转换成的T触发器其输出状态是在CP脉冲的()时变化。
第17题:
边沿控制触发的触发器的触发方式为()。
第18题:
对时钟控制触发器而言,时钟脉冲确定触发器状态何时转换,输入信号确定触发器状态如何转换。
第19题:
边沿触发器具有共同的动作特点,即触发器的次态仅取决于CP()时的输入逻辑状态。
第20题:
一个只有单端输入的边沿触发器,输入信号为0,原来所处状态Q=1,在时钟信号改变时,触发器状态Q变为0,则该触发器为()。
第21题:
对于下降沿触发的D触发器,当时钟CP由1变为0时,触发器的状态Q由0变为1,则该触发器的输入端D为()。
第22题:
基本RS触发器与时钟同步的RS触发器的主要区别在于()
第23题:
上升沿
下降沿
高电平
低电平
第24题:
上升沿
下降沿
高电平
低电平