八路数据分配器，其地址输入端有（）个。A．1B．8C．3D．4

题目

八路数据分配器，其地址输入端有（）个。

A．1

B．8

C．3

D．4

相似考题

1.八路数据分配器,其地址输入端有()个。A、1B、2C、3D、4

2.八路数据分配器的地址输入(选择控制)端有8个。()

3.一个8选1数据选择器,其地址输入端(选择控制输入端)的个数应是( )。A.3B.4C. 2D.8

4.1路—4路数据分配器有()A.一个数据输入端,两个选择控制端,四个数据输出端B.四个数据输入端,两个选择控制端,一个数据输出端C.一个数据输入端,一个选择控制端,四个数据输出端D .四个数据输入端,一个选择控制端,一个数据输出端

更多“八路数据分配器，其地址输入端有（）个。”相关问题

  • 第1题：

    数据分配器又称多路分配器(DEMUX),其功能与数据选择器相反,它可以将一路输入数据按()位地址分送到()个数据输出端上。


    参考答案：n、2n

  • 第2题：

    一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（）。

    • A、1
    • B、2
    • C、4
    • D、16

    正确答案:C

  • 第3题：

    四选一多路开关，其地址输入端有（）个。

    • A、1个
    • B、2个
    • C、3个
    • D、4个

    正确答案:B

  • 第4题：

    一个4路数据选择器，其地址输入（选择控制输入）端有（）个。

    • A、2个
    • B、3个
    • C、4个
    • D、5个

    正确答案:A

  • 第5题：

    十六路数据选择器的地址输入端有（）个。

    • A、16个
    • B、2个
    • C、4个
    • D、8个

    正确答案:C

  • 第6题：

    一块数据选择器有三个地址输入端，则它的数据输入端应有（）

    • A、3
    • B、6
    • C、8
    • D、1

    正确答案:C

  • 第7题：

    一个十六路数据选择器，其地址输入端有（）个。


    正确答案:四

  • 第8题：

    一个8选1数据选择器，其地址输入（选择控制输入）端有几个（）。

    • A、2
    • B、3
    • C、4
    • D、5

    正确答案:B

  • 第9题：

    十六路数据选择器的地址输入（选择控制）端有（）个。

    • A、16
    • B、2
    • C、4
    • D、8

    正确答案:C

  • 第10题：

    数据分配器由1个数据输入端、M个数据输出端和（）所组成。

    • A、N位通道选择信号
    • B、1位通道选择信号
    • C、N位通道屏蔽信号
    • D、1位通道屏蔽信号

    正确答案:A

  • 第11题：

    问答题
    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：需要芯片的总数是多少？

    正确答案： 需要的芯片数＝128片。
    解析： 暂无解析

  • 第12题：

    单选题
    一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。
    A

    1

    B

    2

    C

    4

    D

    16


    正确答案： C
    解析： 暂无解析

  • 第13题：

    八路数据分配器，其地址输入端有（）个。

    • A、1
    • B、2
    • C、3
    • D、4
    • E、8

    正确答案:C

  • 第14题：

    4K×8RAM芯片的地址输入端为（）个，数据输出端为（）个。


    正确答案:12；8

  • 第15题：

    一个32路数据选择器，其地址输入（选择控制输入）端有（）。

    • A、2个
    • B、3个
    • C、4个
    • D、5个

    正确答案:D

  • 第16题：

    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。


    正确答案:若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。

  • 第17题：

    八路数据选择器，其地址输入端（选择控制段）有（）个。

    • A、8
    • B、2
    • C、3
    • D、4

    正确答案:C

  • 第18题：

    八路数据分配器，其地址输入（选择控制）端有（）个。

    • A、1
    • B、2
    • C、3
    • D、8

    正确答案:C

  • 第19题：

    一个16选1的数据选择器，其地址输入（选择控制输入）端有（）个。

    • A、1
    • B、2
    • C、4
    • D、16

    正确答案:C

  • 第20题：

    一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。

    • A、10
    • B、11
    • C、12
    • D、8

    正确答案:C

  • 第21题：

    一个四选一数据选择器，其地址输入端有（）个。

    • A、16
    • B、2
    • C、4
    • D、8

    正确答案:B

  • 第22题：

    单选题
    一个8选1数据选择器，其地址输入（选择控制输入）端有几个（）。
    A

    2

    B

    3

    C

    4

    D

    5


    正确答案： A
    解析： 暂无解析

  • 第23题：

    问答题
    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。

    正确答案： 若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。
    解析： 暂无解析

  • 第24题：

    填空题
    4K×8RAM芯片的地址输入端为（）个，数据输出端为（）个。

    正确答案： 12,8
    解析： 暂无解析

相关内容