在VHDL语言中,下列对时钟边沿检测描述中,错误的是A.if clk’event and clk = ‘1’ thenB.if falling_edge(clk) thenC.if clk’event and clk = ‘0’ thenD.if clk’stable and not clk = ‘1’ then
题目
A.if clk’event and clk = ‘1’ then
B.if falling_edge(clk) then
C.if clk’event and clk = ‘0’ then
D.if clk’stable and not clk = ‘1’ then
相似考题
参考答案和解析
更多“在VHDL语言中,下列对时钟边沿检测描述中,错误的是 ”相关问题
-
第1题：
下列关于VHDL语言描述正确的是
A．VHDL语言的基本结构由库和程序包、实体、结构体组成
B．在VHDL语言的基本结构中，实体可有可无
C．在VHDL语言的基本结构中，实体名必须和结构体名保持一致
D．在VHDL语言的基本结构中，结构体可有可无
C -
第2题：
下列描述中采用时钟clk正边沿触发且rst异步低电平复位的代码描述是
A．always @ (posedge clk, negedge rst) if (rst)
B．always @ (posedge clk, rst) if (!rst)
C．always @ (posedge clk, negedge rst) if (!rst)
D．always @ (negedge clk, posedge rst) if (rst)
always @ (posedge clk, negedge rst) if (!rst) -
第3题：
触发器对时钟信号的边沿敏感。只在时钟信号由0变1，或由1变0的边沿到来前后接受信号。
对 -
第4题：
下列关于边沿检测指令的描述，存在错误的是（）。
A．上升沿检测线圈指令，当进入线圈的能流中检测到上升沿信号时，分配的位“OUT”为TRUE，且维持一个扫描周期。
B．下降沿检测线圈指令，当进入线圈的能流中检测到下降沿信号时，分配的位“OUT”为TRUE，且维持一个扫描周期。
C．边沿检测线圈指令可以放置在程序段中的任何位置，边沿检测线圈不影响逻辑运算结果RLO。
D．下降沿检测指令可以放置在程序段的开头或结尾。
if clk’stable and not clk = ‘1’ then -
第5题：
5、下列关于VHDL语言描述正确的是
A．VHDL语言的基本结构由库和程序包、实体、结构体组成
B．在VHDL语言的基本结构中，实体可有可无
C．在VHDL语言的基本结构中，实体名必须和结构体名保持一致
D．在VHDL语言的基本结构中，结构体可有可无
VHDL描述与器件实现工艺有关