试画出图题2-1 (a) 所示电路在输入图题2-1 (b)波形时的输出端B、C的波形。图题2-1
题目
试画出图题2-1 (a) 所示电路在输入图题2-1 (b)波形时的输出端B、C的波形。
图题2-1
相似考题
更多“试画出图题2－1 (a) 所示电路在输入图题2－1 (b)波形时的输出端B、C的波形。 图题2－1 ”相关问题
-
第1题：
对于图题4-21所示波形作为输入的电路，试画出其输出端的波形。
答案：
-
第2题：
试画出图题5-14所示各触发器输出Q端的波形，CLK、 A和B的波形如图所示。(设Q初始状态为0)
答案：
-
第3题：
画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)
答案：
-
第4题：
画出图题5-2所示的SR锁存器输出端Q、Q—端的波形，输入端S与R的波形如图所示。(设Q初始状态为0)
答案：
-
第5题：
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第6题：
画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第7题：
试画出图题5-12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。(设Q初始状态为0)
答案：
-
第8题：
画出图题5-5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第9题：
图题6-16所示的是8位右移寄存器74HC164符号、输入信号DATA、时钟CLK的波形图，若寄存器初始状态为0000000试画出寄存器输出QFQA的波形图。
答案：
-
第10题：
图题6-18所示的是并入串出8位右移寄存器74HC165的连接图，以及输入信号CLKINH、移位/置数信号SH/与时钟CLK的波形图，若74HC165并入数据为11100101，试画出74HC165输出Y的波形图。
答案：
-
第11题：
试画出图题6-30所示电路的状态图，并画出时钟CLK作用下的Y端波形。
答案：状态顺序为：6、7、8、E、F、0、6、7、8、E、F写成二进制为： 0000 01100111 1000 1110 1111 0000，因此Y (D)端的波形如下。下图中a..]是计数器输出
-
第12题：
问答题根据表 2-1 补充完善图 2-1 所示的网络计划图(把图 2-1 绘制到答题卡上作答，在试卷上作答无效)。正确答案：解析： -
第13题：
画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第14题：
试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
答案：
-
第15题：
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第16题：
画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第17题：
画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。(设Q初始状态为0)
答案：
-
第18题：
试画出图题5-16所示触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
答案：
-
第19题：
画出图题5-8所示的JK触发器输出Q端的波形，输入端JK与CLK的波形如图示。(设Q初始状态为0)
答案：
-
第20题：
图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000，试画出寄存器输出Q4~Q0的波形图。
答案：
-
第21题：
图题6-17所示的是8位右移寄存器74HC164与共阳数码管的连接图，其输入信号DATA、时钟CLK的波形图，若寄存器初始状态为0000000，试画出74HC164输出QF~QA的波形图，并说明数码管显示的数字是多少?
答案：显示数字1
-
第22题：
试写出图题6-4所示电路的驱动方程、状态方程、输出方程与状态图，并按
照所给波形画出输出端Y的波形。
答案：左图：
右图：
由于状态方程=输出方程与左图一样，因此具有与左图相同的状态表、状态图与时序图。
-
第23题：
图所示波形是某种组合电路的输入、输出波形，该电路的逻辑表达式为（ ）。
答案：C解析：根据波形图，列真值表如题25解表：
