试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)

题目

试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)

相似考题

1.已知电路及输入信号波形如图4－13所示.试画出主从JK触发器的Q'.Q端的波形,触发器初始状态为0.

2.图4-27(a),(b)分别示出了触发器和逻辑门构成的脉冲分频器电路,CP脉冲如图4-27(c)所示,各触发器的初始状态皆为0.(1)试画出图4-27(a)的Q1、Q2和F的波形.(2)试画出图4-27(b)的Q1、Q2和Y的波形.

3.电路如图4-23(a)所示,试对应图4-23(b)中的A.B及CP波形画出Q1和Q2的波形(设起始状态Q1=0.Q2=0).

4.试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.

更多“试画出图题5－19所示电路中触发器输出Q1、Q2端的波形,输入端CLK的波形如图所示。(设Q初始状态为0 ”相关问题

  • 第1题：

    试画出图4-15中各触发器Q端波形.设初始状态均为0.


    答案:

  • 第2题：

    对于图题4-21所示波形作为输入的电路，试画出其输出端的波形。


    答案：

  • 第3题：

    试画出图题5-14所示各触发器输出Q端的波形，CLK、 A和B的波形如图所示。(设Q初始状态为0)


    答案：

  • 第4题：

    画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)


    答案：

  • 第5题：

    画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第6题：

    画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第7题：

    画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第8题：

    试画出图题5-12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。(设Q初始状态为0)


    答案：

  • 第9题：

    画出图题5-8所示的JK触发器输出Q端的波形，输入端JK与CLK的波形如图示。(设Q初始状态为0)


    答案：

  • 第10题：

    图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000，试画出寄存器输出Q4~Q0的波形图。


    答案：

  • 第11题：

    试画出图题6-30所示电路的状态图，并画出时钟CLK作用下的Y端波形。


    答案：状态顺序为：6、7、8、E、F、0、6、7、8、E、F写成二进制为： 0000 01100111 1000 1110 1111 0000，因此Y (D)端的波形如下。下图中a..]是计数器输出

  • 第12题：

    逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（　　）。




    答案：A
    解析：
    首先分析D端输出，D的逻辑表达式为

    故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。

  • 第13题：

    试画出图4-6所示电路图在给定输入时钟作用下的输出波形.设触发器的初态为0.


    答案:解此题不宜先假设触发器Q端是某一个状态,然后在时钟作用下一步一步向下推.应该先确定JK触发器是何种功能的触发器,根据电路图可以由特征方程导出为T'触发器.于是可以确定每来一个时钟的下降沿触发器就翻转一次.从输出端Y.Z获得的是双向时钟,在电子电路中是一种很有用的时钟.具体输出波形如图4-7所示.

  • 第14题：

    画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第15题：

    试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)


    答案：

  • 第16题：

    试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)


    答案：  

  • 第17题：

    画出图题5-2所示的SR锁存器输出端Q、Q—端的波形，输入端S与R的波形如图所示。(设Q初始状态为0)


    答案：

  • 第18题：

    画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。(设Q初始状态为0)


    答案：

  • 第19题：

    试画出图题5-16所示触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)


    答案：

  • 第20题：

    试画出图题5-7所示电路输出端Q1. Qo端的波形，CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第21题：

    画出图题5-5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。(设Q初始状态为0)


    答案：

  • 第22题：

    试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。


    答案：

  • 第23题：

    D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？


    答案：A
    解析：
    提示：从时钟输入端的符号可见，该触发器为正边沿触发方式。即：当时钟信号由低电平上升为髙电平时刻，输出端的状态可能发生改变，变化的逻辑结果由触发器的逻辑表决定。

相关内容