基本总线周期划分为Tl、T2、T3、T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。A．T4状态B．T3状态C．T2状态D．T1状态
题目
基本总线周期划分为Tl、T2、T3、T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。
A．T4状态
B．T3状态
C．T2状态
D．T1状态
相似考题
更多“基本总线周期划分为Tl、T2、T3、T4四个状态的CPU,当它执行一个正常的存储器读总线周期时,系统规定: ”相关问题
-
第1题：
基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在丁2开始时产生，T4开始时结束，则访问存储器地址信号的发出应在( )。
A．T4状态
B．T3状态
C．T2状态
D．T1状态
正确答案：D
解析：访问存储器地址信号的发出应在T1状态。 -
第2题：
假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态TW，则TW应插在______。
A．T1之前
B．T1之后T2之前
C．T3之后T4之前
D．T4之后
正确答案：C
解析：为适应访问慢速存储体的需要，要在原4个状态中，固定插入一个等待状态TW，那么TW应插在T3之后T4之前。 -
第3题：
CPU把总线接口部件BIU完成一次访问存储器或外设操作所需要的时间称为一个总线周期，它包括了四个时钟周期。
地址寄存器 -
第4题：
假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在 T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态Tw，则Tw应插在( )。
A．T1之前
B．T1之后T2之前
C．T3之后T4之前
D．T4之后
正确答案：C
解析：为适应访问慢速存储体的需要，要在原4个状态中，固定插入一个等待状态Tw，那么Tw应插在Tw之后T4之前。 -
第5题：
总线周期是CPU 通过总线对存储器或 I/O 端口进行一次访问（读/写操作）所需的时间，一个总线周期一定由 4 个时钟周期组成。
错误