Cache的一个重要指标是【 】，即在有Cache的系统中，CPU需要访问的数据存Cache中能直接找到的概率。

题目

Cache的一个重要指标是【 】，即在有Cache的系统中，CPU需要访问的数据存Cache中能直接找到的概率。

相似考题

1.CPU访问内存时，存取操作能直接在Cache中完成的概率称为【 】率，它是Cache的重要指标之一。

2.当访问cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入cache，在此过程中传送给CPU和写入cache信息的数据宽度各为A．块、页；B．字、字；C．字、块；D．块；

3.关于TLB和Cache,下面哪些说法中正确的是A．TLB和Cache中存的数据不同B．TLB miss后，可能在Cache中直接找到页表内容C．TLB miss会造成程序执行出错，但是Cache miss不会D．TLB和Cache都采用虚拟地址访问

4.关于TLB和Cache,下面哪些说法中正确的是（)A．TLB和Cache中存的数据不同B．TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容C．TLB miss会造成程序执行出错，但是Cache miss不会D．TLB和Cache都采用虚拟地址访问

更多“Cache的一个重要指标是【 】,即在有Cache的系统中,CPU需要访问的数据存Cache中能直接找到的概率。 ”相关问题

  • 第1题：

    当访问cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入cache，在此过程中传送和写入信息的数据宽度均为字。


    C

  • 第2题：

    为提高访存速度，可将主存中内容拷贝至高速Cache中。但Cache容量比主存要小，并不能容纳主存中所有数据。尽管如此，还是可以将主存中要执行的指令和数据转载至Cache中访问，这是由于________。

    A．Cache的一个地址单元可以存储比主存更多的数据

    B．可以使用多个Cache，从而使Cache的总容量与主存相等

    C．CPU在执行程序时，访存具有相对的局部性，即程序访问的局部性原理

    D．Cache中采用了数据压缩进行存储


    采用高速器件;采用层次结构 Cache-主存;调整主存结构

  • 第3题：

    18、关于TLB和Cache,下面哪些说法中正确的是（)

    A．TLB和Cache中存的数据不同

    B．TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容

    C．TLB miss会造成程序执行出错，但是Cache miss不会

    D．TLB和Cache都采用虚拟地址访问


    TLB 和 Cache 中存的数据不同;TLB 访问缺失 (miss) 后，可能在 Cache 中直接找到页表内容

  • 第4题：

    140、快存Cache的有无与大小是影响CPU性能的重要因素之一。通常Cache容量越大，访问Cache命中率就越__________，CPU速度就越快。


    高

  • 第5题：

    2、采用指令cache与数据cache分离的主要目的是（）

    A．降低Cache的缺失损失。

    B．提高Cache的命中率。

    C．降低CPU平均访存时间。

    D．减少指令流水线中Cache的访问冲突。


    D. 减少指令流水线中Cache的访问冲突。解析：指令cache 和 数据cache 相分离主要是为了避免资源冲突，在五级指令流水线中，分为IF(取址)，ID(译码)，EXE(执行)，MEM(访存)，WB(写回)。其中IF和MEM都会访问cache。但是IF访问cache是取指令，MEM访问内存是取数据。当前指令的MEM和后面指令IF同时在流水线上执行，会产生同时访问cache的冲突(资源冲突)，但是将指令cache和数据cache分开就能满足两者的同时访问了。就不会因为冲突，造成流水线暂停了，提高了流水线运行效率。即D选项正确。

相关内容