某存储器的地址译码电路采用部分地址译码方式，有2根高位地址线未参加译码，则该存储器的每一个单元都具有（）个地址。

题目

某存储器的地址译码电路采用部分地址译码方式，有2根高位地址线未参加译码，则该存储器的每一个单元都具有（）个地址。

相似考题

1.主存储器不包含的部件是()A、地址译码器B、读写电路C、地址寄存器D、标志寄存器

2.下面说法中正确的是()。A、部分译码方式时，存储器芯片中的一个存储单元有唯一地址。B、线选方式时存储器芯片中的一个存储单元有多个地址。地址不可能不连续。需要译码。C、全译码方式是指存储器芯片中的每一个存储单元对应一个唯一的地址。D、DMA方式与中断方式传输数据的方法是一样的。

3.在现行PC机中，常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为( )。A．全部10位地址线B．其中的高8位地址线C．其中的高6位地址线D．其中的高4位地址线

4.下面关于译码的叙述中，错误的是A.地址的低位一般用于产生片选信号B.采用全译码方式时，芯片的地址是唯一的，不会出现地址重叠C.用线选产生片选信号，会造成芯片地址重叠D.采用部分译码方式时，会造成芯片间地址可能不连续

更多“某存储器的地址译码电路采用部分地址译码方式，有2根高位地址线未参加译码，则该存储器的每一个单元都具有（）个地址。”相关问题

  • 第1题：

    在现行PC机中，常用存储器地址线中的低10位作输入输出口地址线。设某接口芯片内部有16个端口，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为( )。

    A．其中的高8位地址线

    B．其中的高4位地址线，

    C．其中的高6位地址线

    D．以上都不对


    正确答案：C

  • 第2题：

    用门电路进行端口地址译码是一种最以简单最基本的端口地址译码方法。AEN参加译码，它对端口地址译码进行控制，只有当AEN＝（）时，即（）时译码才有效，反之使译码无效。从而避免了在DMA周期，由DMA控制器对这些I/O端口地址的非DMA传送方式的外部设备进行读/写操作。


    正确答案:0；不是DMA操作

  • 第3题：

    存储器与CPU进行连接时，如果使用了译码器，则译码器的输出应接到存储器的：（）

    • A、数据线
    • B、地址线
    • C、写选通
    • D、片选

    正确答案:D

  • 第4题：

    动态存储器的刷新是按（）（填行或列）进行；若存储单体的容量为64K，采用双译码且地址线平均送到两个译码器中，则刷新地址计数器的模为（）。


    正确答案: 行；28

  • 第5题：

    常用的存储器地址译码方式有哪几种？各自的特点是什么？


    正确答案: 线选译码：连接简单，无须专门的译码电路；缺点是地址不连续，CPU寻址能力的利用率太低，会造成大量的地址空间浪费。
    全译码：将低位地址总线直接连至各芯片的地址线，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。可以提供对全部存储空间的寻址能力。
    部分译码：该方法只对部分高位地址总线进行译码，以产生片选信号，剩余高位线可空闲或直接用作其它存储芯片的片选控制信号。

  • 第6题：

    设某系统有20条地址线，现欲以4K×1b的RAM芯片构成64KB的存储系统，试问：需要（）片这样的芯片。用全译码方式进行地址译码，参与片外译码的地址线是（）条。


    正确答案:128；4

  • 第7题：

    对一个存储器芯片进行片选译码时，有一个高位系统地址信号没有参加译码，则该芯片的每个存储单元占有（）个存储器地址。


    正确答案:2

  • 第8题：

    存储器系统中的部分译码法一定有地址重叠。


    正确答案:正确

  • 第9题：

    采用部分译码为什么会出现地址重叠情况，它对存储器容量有何影响？


    正确答案:部分译码就是存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位地址线仅用一部分参加译码。参加译码的地址线对于选中某一存储器芯片有一个确定的状态，而与不参加译码的地址线无关。也可以说，只要参加译码的地址线处于对某一存储器芯片的选中状态，不参加译码的地址线的任意状态都可以选中该芯片。正因为如此，部分译码使存储器芯片的地址空间有重叠，造成系统存储器空间减少。

  • 第10题：

    当单片机所有多余的地址线都接到译码器的信号输入端时，这种译码方式称为（）。

    • A、线译码
    • B、部分译码
    • C、全译码
    • D、混合译码

    正确答案:C

  • 第11题：

    单选题
    在存储器连线时，线片控制采用（）方式时，不存在（）的问题，即所分配的地址是连续的。
    A

    全译码地址重叠

    B

    线选控制地址浮动

    C

    线选控制地址重叠

    D

    全译码地址浮动


    正确答案： C
    解析：

  • 第12题：

    判断题
    计算机存储器连接中采用部分译码电路时，地址空间有重叠区。
    A

    对

    B

    错


    正确答案： 对
    解析：

  • 第13题：

    存储器组成中，若某块存储芯片采用部分译码法，有2条地址线未使用，则该存储芯片中的每个单元有

    A.1个地址号

    B.2个地址号

    C.3个地址号

    D.4个地址号


    正确答案：D

  • 第14题：

    存储器系统中的线选法译码方式也一定有地址重叠。


    正确答案:正确

  • 第15题：

    74L373是（）

    • A、程序存储器；
    • B、地址锁存器；
    • C、地址译码器；
    • D、数据存储器。

    正确答案:B

  • 第16题：

    存储器片内的地址译码有哪两种方式？


    正确答案:存储芯片内的地址译码有全地址译码和独立译码两种。

  • 第17题：

    存储器地址译码有两种方式，分别为全译码方式和（）


    正确答案:部分译码方式

  • 第18题：

    存储器的地址译码有几种方式？各自的特点是什么？


    正确答案:常用的存储器地址译码有两种方式，即单译码和双译码方式。
    单译码方式是一个“N中取1”的译码器，译码器输出驱动N根字线中的一根，每根字线由M位组成。若某根字线被选中，则对应此线上的M位信号便同时被读出或写入，经输出缓冲放大器输出或输入一个M位的字。主要用于小容量的存储器。
    双译码方式采用的是两级译码电路。当字选择线的根数N很大时，N=2p中的p必然也大，这时可将p分成两部分，如：N=2p=2q+r=2×q2r=X×Y，这样便将对N的译码分别由X译码和Y译码两部分完成。从而大大减少了选择线的数目。

  • 第19题：

    按照I/O地址译码电路采用的元器件来分，可分为（）译码、（）译码和（）译码；按译码电路的形式来看，又可分为（）译码和（）译码。


    正确答案:门电路；译码器；PLD；固定式；可选式

  • 第20题：

    计算机中主存储器主要由存储体、控制线路、地址寄存器、数据寄存器和（）组成。

    • A、地址译码电路
    • B、地址和数据总线
    • C、微操作形成部件
    • D、指令译码器

    正确答案:A

  • 第21题：

    ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。

    • A、10
    • B、102
    • C、210
    • D、104

    正确答案:C

  • 第22题：

    一般用空余的（）输出一些控制信号形成片选信号。只有片选信号有效时，才能对所连芯片的存储单元进行读写。

    • A、普通地址译码
    • B、低位地址译码
    • C、高位地址译码
    • D、特殊地址译码

    正确答案:C

  • 第23题：

    填空题
    动态存储器的刷新是按（）（填行或列）进行；若存储单体的容量为64K，采用双译码且地址线平均送到两个译码器中，则刷新地址计数器的模为（）。

    正确答案： 行,28
    解析： 暂无解析

  • 第24题：

    填空题
    对一个存储器芯片进行片选译码时，有一个高位系统地址信号没有参加译码，则该芯片的每个存储单元占有（）个存储器地址。

    正确答案： 2
    解析： 暂无解析

相关内容