4、上升沿触发异步时序逻辑电路若它的时钟脉冲上升沿未到来时，各触发器（）。A．只能维持现态不变B．只能维持次态不变C．状态不定D．状态翻转

题目

4、上升沿触发异步时序逻辑电路若它的时钟脉冲上升沿未到来时，各触发器（）。

A．只能维持现态不变

B．只能维持次态不变

C．状态不定

D．状态翻转

相似考题

1.异步时序逻辑电路中各触发器状态变化不是发生在同一时刻，但必须要有时钟脉冲。此题为判断题(对，错)。

2.异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同。()此题为判断题(对，错)。

3.同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。此题为判断题(对，错)。

4.主从JK触发器Q的状态是在时钟脉冲CP()发生变化。A、上升沿B、下降沿C、高电平D、低电平

参考答案和解析
只能维持现态不变
更多“4、上升沿触发异步时序逻辑电路若它的时钟脉冲上升沿未到来时，各触发器（）。”相关问题

  • 第1题：

    集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。


    参考答案：高电平、边沿触发、边沿触发、高

  • 第2题：

    试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。


    答案：

  • 第3题：

    同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。


    正确答案:正确

  • 第4题：

    下面是D触发器的说法正确的是（）。

    • A、在CP信号的上升沿，若D为0时无法确定
    • B、在CP信号的上升沿，若D为0时置1
    • C、在CP信号的上升沿，若D为0时置0
    • D、在CP信号的上升沿，若D为1时置1
    • E、在CP信号的上升沿，若D为1时置0

    正确答案:C,D

  • 第5题：

    触发器的触发方式为（）。

    • A、高电平触发
    • B、低电平触发
    • C、上升沿触发
    • D、下降沿触发
    • E、斜坡触发

    正确答案:A,B,C,D

  • 第6题：

    T触发器的输出状态是在CP脉冲的（）到来时改变。

    • A、上升沿
    • B、下降沿
    • C、高电平
    • D、低电平

    正确答案:B

  • 第7题：

    时序电路只是在（）信号的边沿（上升沿或下降沿）到来时才发生状态的改变。


    正确答案:时钟

  • 第8题：

    主从触发器的触发方式是（）

    • A、CP=1
    • B、CP上升沿
    • C、CP下降沿
    • D、分两次处理

    正确答案:D

  • 第9题：

    JK触发器输出状态的改变均发生在CP信号的（）。

    • A、高电平
    • B、低电平
    • C、上升沿或下降沿
    • D、上升沿

    正确答案:C

  • 第10题：

    关于同步时序逻辑电路，下面表述正确的是（）。

    • A、所有触发器类型相同
    • B、所有触发器的时钟相同
    • C、比同样功能的异步时序逻辑电路简单
    • D、没有异步清0功能

    正确答案:B

  • 第11题：

    判断题
    同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。
    A

    对

    B

    错


    正确答案： 错
    解析： 暂无解析

  • 第12题：

    多选题
    触发器是存储电路的基本元件，根据触发器时钟端的连接方式，把时序逻辑电路分为（）。
    A

    同步时序电路

    B

    组合逻辑电路

    C

    触发器电路

    D

    异步时序电路


    正确答案： C,D
    解析： 暂无解析

  • 第13题：

    试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。


    答案：

  • 第14题：

    对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。

    • A、不定
    • B、三态
    • C、0
    • D、1

    正确答案:C

  • 第15题：

    异步时序逻辑电路中各触发器状态变化不是发生在同一时刻，但必须要有时钟脉冲。


    正确答案:错误

  • 第16题：

    维持－阻塞D触发器是（）

    • A、上升沿触发
    • B、下降沿触发
    • C、高电平触发
    • D、低电平触发

    正确答案:A

  • 第17题：

    时序逻辑电路的波形图是（）。

    • A、各个触发器的输出随时钟脉冲变化的波形
    • B、各个触发器的输入随时钟脉冲变化的波形
    • C、各个门电路的输出随时钟脉冲变化的波形
    • D、各个门的输入随时钟脉冲变化的波形

    正确答案:A

  • 第18题：

    边沿控制触发的触发器的触发方式为（）。

    • A、上升沿触发
    • B、下降沿触发
    • C、可以是上升沿触发，也可以是下降沿触发
    • D、可以是高电平触发，也可以是低电平触发

    正确答案:C

  • 第19题：

    同步时序逻辑电路中，所有触发器状态的变化都是在（）操作下（）进行的；异步时序逻辑电路中，各触发器的时钟信号（），因而触发器状态的变化并不都是（）发生的，而是（）


    正确答案:同一个时钟信号；同时；不同；同时；有先有后

  • 第20题：

    脉冲异步时序逻辑电路中的存储元件可以采用（）

    • A、时钟控制RS触发器
    • B、D触发器
    • C、基本RS触发器
    • D、JK触发器

    正确答案:A,B,C,D

  • 第21题：

    关于异步时序逻辑电路，下面表述不正确的是（）。

    • A、异步时序逻辑电路一般简称异步电路
    • B、异步电路中触发器用的时钟不同
    • C、异步电路中有的触发器不需要时钟
    • D、异步电路没有同步电路应用广泛

    正确答案:C

  • 第22题：

    JK触发器都是下降沿触发的，D触发器都是上升沿触发的。


    正确答案:错误

  • 第23题：

    单选题
    维持—阻塞D触发器是（）。
    A

    下降沿触发

    B

    上升沿触发

    C

    高电平触发

    D

    低电平触发


    正确答案： D
    解析： 暂无解析

  • 第24题：

    单选题
    主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。
    A

    上升沿

    B

    下降沿

    C

    高电平

    D

    低电平


    正确答案： D
    解析： 暂无解析

相关内容