60ps
70ps
80ps
100ps
第1题:
设指令由取指、分析、执行3个子部件完成;并且每个子部件的时间均为△t。若采用度为4的超标量流水线处理机,连续执行12条指令,共需花费(4)△t。
A.5
B.9
C.14
D.18
第2题:
设指令由取指、分析和执行3个子部件完成;并且每个子部件的时间均为Δt。若采用度为4的超标量流水线处理机,连续执行12条指令,共需花费(3)Δt。
A.3
B.5
C.9
D.14
第3题:
在下列不同结构的处理机上执行6×6的矩阵乘法C=A×B,计算所需要的最短时间。只计算乘法指令和加法指令的执行时间,不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期,另外,加法指令和乘法指令还要经过“取指令”和“指令译码”的时钟周期,每个时钟周期为20ns,C的初始值为“0”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端,在操作部件的输出端设置有足够容量的缓冲寄存器。如果处理机内只有一个通用操作部件,采用顺序方式执行指令,那么所需要的时间为(25)。如果单流水线标量处理机,有一条两个功能的静态流水线,流水线每个功能段的延迟时间均为一个时钟周期,加法操作和乘法操作各经过3个功能段,那么所需要的时间为(26)。
A.39.6ms
B.72.8ms
C.52.8ms
D.105.6ms
第4题:
第5题:
第6题:
第7题:
第8题:
第9题:
假定最复杂的一条指令所用的组合逻辑分成6块,依次为A~F,其延迟分别为80ps、30ps、60ps、50ps、70ps、10ps。在这些组合逻辑块之间插入必要的流水段寄存器就可实现相应的指令流水线,寄存器延迟为20ps。理想情况下,以下各种方式所得到的时钟周期、指令吞吐率和指令执行时间各是多少?应该在哪里插入流水线寄存器?吞吐量最大的流水线
第10题:
假定某计算机工程师想设计一个新CPU,一个典型程序的核心模块有一百万条指令,每条指令执行时间为100ps。在非流水线处理器上执行该程序需要花多长时间?
第11题:
0.25×109条指令/秒
0.97×109条指令/秒
1.0×109条指令/秒
1.03×109条指令/秒
第12题:
第13题:
下面是有关微处理器指令流水线的叙述,其中错误的是
A.指令流水线中的功能部件(如取指部件、译码部件等)同时执行各自的任务
B.指令流水线在理想情况下,每个时钟都有一条指令执行完毕
C.Pentium处理器中的所谓“超级流水线”就是指级数很多而每级功能又比较简单的流水线
D.Pentium4微处理器中含有三条功能相同的整数运算流水线
第14题:
●设每条指令由取指、分析、执行3个子部件完成,并且每个子部件的执行时间均为△t。若采用常规标量单流水线处理机(即该处理机的度为1),连续执行16条指令,则共耗时(14)△t。若采用度为4的超标量流水线处理机,连续执行上述16条指令,则共耗时(15)△t。
(14)A.16
B.18
C.32
D.48
(15) A.4
B.5
C.6
D.8
第15题:
第16题:
第17题:
第18题:
第19题:
第20题:
某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是()。
第21题:
假定最复杂的一条指令所用的组合逻辑分成6块,依次为A~F,其延迟分别为80ps、30ps、60ps、50ps、70ps、10ps。在这些组合逻辑块之间插入必要的流水段寄存器就可实现相应的指令流水线,寄存器延迟为20ps。理想情况下,以下各种方式所得到的时钟周期、指令吞吐率和指令执行时间各是多少?应该在哪里插入流水线寄存器?插入三个流水段寄存器,得到一个四级流水线
第22题:
90ns
80ns
70ns
60ns
第23题: