判断题高速缓冲存储器的开发利用了局部性原理，即在处理器与主存储器之间提供一个容量小而快速的存储器。A 对B 错

题目
判断题
高速缓冲存储器的开发利用了局部性原理，即在处理器与主存储器之间提供一个容量小而快速的存储器。
A

对

B

错

相似考题

1.主存储器和CPU之间增加高速缓冲存储器的目的是()A.解决CPU和主存之间的速度匹配问题B.扩大主存储器的容量C.扩大CPU中通用寄存器的数量D.既扩大主存容量又扩大CPU通用寄存器数量

2.高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器，其采用的是______类型存储器。

3.以下关于CPU与主存之间增加高速缓存(Cache)的叙述中，错误的是______。A．Cache扩充了主存储器的容量B．Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C．Cache的有效性是利用了对主存储器访问的局部性特征D．Cache中通常保存着主存储器中部分内容的一份副本

4.计算机系统为改善CPU与处理器之间的速度匹配问题,在CPU和主存储器之间加入一个高速、小容量的缓冲存储器Cache,构成Cache—主存储器的存储系统。()此题为判断题(对，错)。

参考答案和解析
正确答案： 错
解析：
更多“判断题高速缓冲存储器的开发利用了局部性原理，即在处理器与主存储器之间提供一个容量小而快速的存储器。A 对B 错”相关问题

  • 第1题：

    高档486PC 机，主板(母板)上一般带有高速缓冲存储器，简称CACHE，这个CACHE是( )。

    A．硬盘与主存储器之间的缓存

    B．软盘与主存储器之间的缓存

    C．CPU与视频设备之间的缓存

    D．CPU与主存储器之间的缓存


    正确答案：D
    解析：CACHE　指的是CPU　与主存储器之间的缓存，用于缓和CPU　和主存速度不匹配的矛盾。

  • 第2题：

    主存储器与主存之间增加高速缓冲存储器的目的是（）。

    • A、扩大主存储器的容量
    • B、扩大CPU的通用寄存器的数量
    • C、解决CPU与主存之间的速度匹配问题
    • D、加快程序的运行速度

    正确答案:C,D

  • 第3题：

    在主存储器和CPU之间增设高速缓冲存储器Cache的目的是（）。

    • A、扩大主存储器的容量
    • B、解决CPU与主存储器之间的速度匹配问题
    • C、扩大CPU中通用寄存器的数量
    • D、既扩大主存储器的容量又扩大CPU中通用寄存器的数量

    正确答案:B

  • 第4题：

    下面是对高速缓冲存储器（CAChe）的描述，正确的有（）

    • A、CAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器
    • B、在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe
    • C、一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些
    • D、高速缓存中存放的是正在运行的一小段程序和数据

    正确答案:A,B,C,D

  • 第5题：

    高速缓冲存储器（Cache）用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。


    正确答案:正确

  • 第6题：

    Pentium 4处理器中的cache是用SRAM组成的一种高速缓冲存储器，其作用是（）。

    • A、发挥CPU的高速性能
    • B、扩大主存储器的容量
    • C、提高数据存取的安全性
    • D、提高与外部设备交换数据的速度

    正确答案:A

  • 第7题：

    判断题
    按存储器在微机系统中所起的不同作用来分，可分为主存储器、辅助存储器、高速缓冲存储器。
    A

    对

    B

    错


    正确答案： 错
    解析： 暂无解析

  • 第8题：

    判断题
    高速缓冲存储器的使用效果是：其容量越大效率就越高。
    A

    对

    B

    错


    正确答案： 对
    解析： 暂无解析

  • 第9题：

    多选题
    为解决存储容量、存取速度及价格之间的矛盾，存储系统分为多个层次，有（）
    A

    主存储器

    B

    只读存储器

    C

    辅助存储器

    D

    高速缓冲存储器


    正确答案： B,D
    解析： 暂无解析

  • 第10题：

    判断题
    高速缓冲存储器（Cache）用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。
    A

    对

    B

    错


    正确答案： 错
    解析： 暂无解析

  • 第11题：

    判断题
    高速缓存存储器（Cache）用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。
    A

    对

    B

    错


    正确答案： 错
    解析： 暂无解析

  • 第12题：

    判断题
    高速缓冲存储器的特点是读写速度快、存储容量小、价格低、断电后内容丢失。
    A

    对

    B

    错


    正确答案： 对
    解析： 暂无解析

  • 第13题：

    以下关于CPU与主存之间增加高速缓存（Cache）的叙述，不正确的是（）




    A. Cache扩充了主存储器的容量
    B. Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
    C. Cache的有效性是利用了对主存储器访问的局部性特征
    D. Cache中通常保存着主存储器中部分内容的一份副本

    答案：A
    解析：
    Cache（高速缓冲存储器）是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种原因：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。

  • 第14题：

    将主存储器分为主存储器、高速缓冲存储器和BIOS存储器，这是按（）标准来划分。

    • A、工作原理
    • B、封装形式
    • C、功能
    • D、结构

    正确答案:A

  • 第15题：

    为解决存储容量、存取速度及价格之间的矛盾，存储系统分为多个层次，有（）

    • A、主存储器
    • B、只读存储器
    • C、辅助存储器
    • D、高速缓冲存储器

    正确答案:A,C,D

  • 第16题：

    价格昂贵、存取速度最快，但容量较小的存储器是（）

    • A、寄存器
    • B、高速缓冲存储器
    • C、主存储器
    • D、辅助存储器

    正确答案:A

  • 第17题：

    Pentium4处理器中的cache是用SRAM组成的一种高速缓冲存储器，其作用是（）。

    • A、发挥CPU的高速性能
    • B、扩大主存储器的容量
    • C、提高数据存取的安全性
    • D、提高与外部设备交换数据的速度

    正确答案:A

  • 第18题：

    高速缓存存储器用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。


    正确答案:正确

  • 第19题：

    单选题
    以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。
    A

    Cache扩充了主存储器的容量

    B

    Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响

    C

    Cache的有效性是利用了对主存储器访问的局部性特征

    D

    Cache中通常保存着主存储器中部分内容的一份副本


    正确答案： B
    解析： Cache(高速缓冲存储器)是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种原因：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。

  • 第20题：

    单选题
    将主存储器分为主存储器、高速缓冲存储器和BIOS存储器，这是按（）标准来划分。
    A

    工作原理

    B

    封装形式

    C

    功能

    D

    结构


    正确答案： C
    解析： 暂无解析

  • 第21题：

    判断题
    在高速缓冲存储器的设计中，块大小与高速缓冲存储器和主存储器间的数据交换单位有关。
    A

    对

    B

    错


    正确答案： 错
    解析：

  • 第22题：

    判断题
    主存储器和CPU之间增加高速缓冲存储器的目的是为了扩大主存储器的容量。
    A

    对

    B

    错


    正确答案： 错
    解析：

  • 第23题：

    判断题
    高速缓存存储器用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。
    A

    对

    B

    错


    正确答案： 对
    解析： 暂无解析

  • 第24题：

    判断题
    高速缓冲存储器的开发利用了局部性原理，即在处理器与主存储器之间提供一个容量小而快速的存储器。
    A

    对

    B

    错


    正确答案： 错
    解析：

相关内容