微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？
题目
微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？
相似考题
更多“微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？”相关问题
-
第1题：
什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？
正确答案: 8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包括T1、T2、T3、T4状态4个时钟周期。
在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY信号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态TW，用来进行必要的时间补偿。
在BIU不执行任何操作的两个总线周期之间会出现空闲状态TI。 -
第2题：
CPU和内存间传输数据时，CPU才执行总线周期，若在一个总线周期后，不立即进入下一个总线周期，则系统总线处于（）状态。
正确答案:空闲 -
第3题：
微处理器在什么情况下才执行总线周期？一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？
正确答案: 为了从存储器中取得指令或者与一个存储单元或I/O接口单元传送数据，需要它的总线接口单元执行一个总线周期。
一个总线周期由T1、T2、T3和T4这四个状态。
由于外设或存储器的速度较慢，不能及时的配合CPU传送数据。这时，外设或存储器就会通过“READY”的信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，表示他们还来不及同CPU之间传送数据，于是，CPU会在T3之后自动插入一个或多个附加的时钟周期TW，这个TW就叫等待状态。 -
第4题：
在8086/8088CPU中，每个总线周期通常由什么状态组成？但在存储器或I/O端口工作速度低的情况下，CPU自动插入什么状态？
正确答案:每个总线周期通常由4个状态组成，但在存储器或I/O端口工作速度低的情况下，CPU自动插入TW状态。 -
第5题：
8086 CPU读/写总线周期各包含多少个时钟周期？什么情况下需要插入TW等待周期？应插入多少个TW，取决于什么因素？什么情况下会出现空闲状态TI？
正确答案: 读写总线周期最少各包含了四个时钟周期，如果配合工作的存储器或I/O端口由于本身速度或其它原因来不及在T3时钟周期送出所需信息，则插入TW。否则不需插入等待周期TW。在T3周期结束后可立即进入T4周期；
当检测到READY引脚为低电平，则在T3周期结后不进入T4周期，而应插入一个TW周期。以后在每一个TW周期的上升沿都要检测READY引脚电平，只有检则到READY为高电平时，才在这个TW周期后进入T4周期。
当BIU不访问存储器和外设时，总线时序出现空闲状态TI -
第6题：
总线周期的含义是什么?8088／8086基本总线周期由几个时钟周期组成？
正确答案:总线周期是指CPU从存储器或I／O端口存取一个字节所需的时间。8088／8086基本总线周期由4个时钟周期组成。 -
第7题：
什么叫总线周期？为什么要插入等待周期？插在何处？
正确答案: 总线周期是指CPU经外部总线对存储器或IO端口进行一次信息输入或输出的操作所需要的时间；
C.PU与慢速的存储器和IO接口交换信息时，为防止丢失数据，需要插入等待周期；
插入在总线周期的T3和T4之间。 -
第8题：
什么叫总线周期？一个总线周期包括多少时钟周期，什么情况下要插入TW等待周期？插入多少个TW取决于什么因素？
正确答案:CPU把总线接口部件BIU完成一次访问存储器或外设操作所需要的时间称为一个总线周期，它包括了四个时钟周期。
当访问存储器或外设时，存储器或外设不能及时配合CPU传输数据时，存储器或外设通过“READY”信号在T3之前向CPU发出一个“数据未准备好”信号，CPU会在T3之前插入一个或多个等待时间周期。当存储器或外设准备好数据，通过“READY”发“准备好”信号，CPU接受此信号后，会自动脱离TW状态进入T4状态。因此，插入多少个TW由“READY”信号决定。 -
第9题：
问答题总线周期中的等待状态是个什么工作状态？正确答案： 处理器的运行速度远远快于存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个保持总线信号状态不变的时钟周期。解析： 暂无解析 -
第10题：
问答题微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？正确答案： 当微处理器对存储器进行存取操作时，需要其BIU执行一个总线周期。一个总线周期由4个状态（T1～T4）组成。在T3时，若检测到READY=0,则在T3之后将插入一个至几个Tw状态。解析： 暂无解析 -
第11题：
问答题总线周期中，什么情况下要插入TW等待周期？插入TW周期的个数，取决于什么因素？正确答案： 在每个总线周期的T3的开始处若READY为低电平，则CPU在T3后插入一个等待周期TW。在TW的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个TW。此过程一直进行到某个TW开始时，READY已经变为高电平，这时下一个时钟周期才转入T4。
可以看出，插入TW周期的个数取决于READY电平维持的时间。解析： 暂无解析 -
第12题：
问答题8086读/写总线周期各包括最少几个时钟周期？什么情况下需要插入等待周期TW？插入多少个TW取决于什么因素？正确答案： 8086读/写总线周期各包括最少四个时钟周期。在系统中增加等待周期TW的一般情况是：当CPU提供了地址后，由于外设或存储器的读出或写入时间较慢，不能与CPU的速度匹配，就需要插入等待周期TW，等待CPU能从外设或存储器将数据正确地读出或写入为止。显然，插入的等待周期TW的个数取决于外设或存储器的取出或写入时间。解析： 暂无解析 -
第13题：
在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等待状态TW？TW在哪儿插入？怎样插入？
正确答案: C.PU在T1、T2、T3、T4这四个状态完成一个总线周期。
在T1状态，把地址信息从地址线A19～A16，A15～A8和AD7～AD0上输出，且立即发出地址锁存信号ALE，把在A19～A16上出现的高4位地址和在AD15～AD0（8088则是AD7～AD0）上出现的地址，在外部地址锁存器上锁存。
在T2状态，CPU发送读写等控制命令。
在T3、T4状态，CPU发送或接收数据，并在T4状态结束此总线周期。
当外部存储器或I/O端口的时序不能与CPU的时序相配合时，就需要插入TW周期。因此，在CPU中设计了一条准备就绪READY输入线，即存储器或I/O端口输给CPU的状态线。CPU在T3采样READY线，若为高电平，则在T3状态后进入T4状态。若存储器或I/O端口来不及在T4状态的前沿把数据准备好，则当CPU在T3状态采样时应使READY线为低电平，并在T3状态后插入一个等待状态TW。 -
第14题：
总线周期中的等待状态是个什么工作状态？
正确答案:处理器的运行速度远远快与存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个包车总线信号状态不变的时钟周期。 -
第15题：
CPU有哪些基本操作？基本的读/写总线周期各包含多少个时钟周期？什么情况下需要插入Tw周期？应插入多少个Tw取决于什么因素？
正确答案:①CPU最小模式下的典型时序有：存储器读写；输入输出；中断响应；系统复位及总线占用操作。
②一个基本的CPU总线周期一般包含四个状态，即四个时钟周期
③在存储器和外设速度较慢时，要在之后插入1个或几个等待状态；
④应插入多少个取决于READY信号的状态，CPU没有在状态的一开始采样到READY信号为低电平，就会在和之间插入等待状态，直到采样到READY信号为高电平。 -
第16题：
8088/8086中，关于总线周期叙述不正确的是（）。
- A、总线周期通常由连续的T1～T4组成
- B、在读写操作数时才执行总线周期
- C、总线周期允许插入等待状态
- D、总线周期允许存在空闲状态
正确答案:B -
第17题：
什么叫微处理器的并行操作方式？为什么8086CPU具有并行操作的功能？在什么情况下8086的执行单元（EU）才需要等待总线接口单元（BIU）提取指令？
正确答案: 并行操作，就是CPU执行完1条指令后就可以立即执行下一条指令，而不需要像以往8位CPU那样重复的进行先取指令和后执行的指令串行操作。16位CPU的这种并行操作的特点，提高了总线的信息传输效率和整个系统的执行速度。
只有当遇到转移指令、调用指令或返回指令时，或者当某一条指令在执行过程中，需要频繁访问内存以至于总线接口单元没有空闲从内存将指令提取到指令队列中时，才需要等待总线接口单元BIU提取指令 -
第18题：
总线周期中，什么情况下要插入TW等待周期？插入TW周期的个数，取决于什么因素？
正确答案:在每个总线周期的T3的开始处若READY为低电平，则CPU在T3后插入一个等待周期TW。在TW的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个TW。此过程一直进行到某个TW开始时，READY已经变为高电平，这时下一个时钟周期才转入T4。
可以看出，插入TW周期的个数取决于READY电平维持的时间。 -
第19题：
若8086/8088的READY引脚为逻辑0，则它将在微处理器的总线周期中引入什么状态？该状态应插入哪个状态之后？
正确答案:引入TW状态，TW应插入T3状态之后。 -
第20题：
在8086中，一个基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU往总线上发（）信息.
- A、状态
- B、数据
- C、地址
- D、其他
正确答案:C -
第21题：
问答题什么叫微处理器的并行操作方式？如何理解8086CPU具有并行操作的功能？在什么情况下8086的执行单元（EU）才需要等待总线接口单元（BIU）提取指令？正确答案： 微处理器的并行操作方式是指上一条指令执址操作可以与下一条指令的取址操作并行重叠操作？8086CPU由于将EU与BIU按功能 分离成两个相加独立的单元，故EU在执行上一条指令的执址操作时，可以由BIU同时进行下一条指令的取址操作此即并行操作原理。当8086CPU需要对存储器或I/O设备存取操作数时，EU才需要等待BIU提取指令。解析： 暂无解析 -
第22题：
填空题基本的8086总线周期由（）个T状态组成，TW称为（）状态，在（）之间和（）之间插入。正确答案： 4,等待,T3,T4解析： 暂无解析 -
第23题：
问答题微处理器在什么情况下才执行总线周期？一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？正确答案： 对任何一个微处理器来说，为了从存储器中取得指令或者与之传送数据，都需要它的总线接口单元执行一个总线周期。
一个基本的总线周期由4个状态组成：T1 ~ T4。
当存储器或外设的速度较慢，不能及时地跟上CPU的速度时，存储器或外设就会通过“READY”信号线在T3状态启动之前向CPU发一个 “数据未准备好”信号，这样，CPU会在T3之后自动插入一个或多个等待状态TW，以等待存储器或外设准备好要传送的数据。解析： 暂无解析