30、在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。A．同步总线B．异步总线C．半同步总线D．周期分列式总线E．全双工总线

题目

30、在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。

A．同步总线

B．异步总线

C．半同步总线

D．周期分列式总线

E．全双工总线

相似考题

1.在多微处理器的数控系统中( )。A、只有主处理器可以访问存储器，控制总线B、只有从处理器可以访问存储器，控制总线C、主、从处理器都可以访问存储器，控制总线D、主、从处理器都不能访问存储器，控制总线

2.总线的数据传输率可按公式Q=W×F／N计算,其中Q为总线数据传输率,W为总线数据宽度,F为总线时钟频率,N为完成一次数据传送所需要的总线时钟周期个数。若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传送需2个总线时钟周期,则总线数据传输率Q为()A、16Mb/sB、8Mb/sC、16MB/sD、8MB/s

3.CPU在总线周期中插入TW等待周期的个数取决于()A、“READY”信号B、随机C、主频D、时钟周期

4.微型计算机系统采用总线结构对CPU、存储器和外部设备进行连接。总线通常有()。A、逻辑总线、传输总线和通信总线B、地址总线、运算总线和逻辑总线C、数据总线、信号总线和传输总线D、数据总线、地址总线和控制总线

参考答案和解析
A
更多“30、在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。”相关问题

  • 第1题：

    假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。

    A．10ns

    B．20ns

    C．40ns

    D．50ns


    正确答案：D

  • 第2题：

    8088CPU芯片的时序中，不加等待的一个总线周期需时钟周期数为__。

    A.1

    B.2

    C.3

    D.4


    正确答案:D

  • 第3题：

    使用Pentium4作为CPU的PC机中,CPU访问主存储器是通过()进行的。

    A、USB总线

    B、PCI总线

    C、I/O总线

    D、CPU总线(前端总线)


    参考答案：D

  • 第4题：

    下面是关于Pentium微处理器总线时序的描述，其中错误的是( )。

    A．Pentium微处理器的突发式读写总线周期每次可传送4个64位数据

    B．完成一次非流水线读写总线周期至少需要2个时钟周期

    C．完成一次突发式读写总线周期至少需要4个时钟周期

    D．流水线读写总线周期具有较高的总线利用率


    正确答案：C

  • 第5题：

    在使用PCI总线的微型计算机中，CPU访问(读/写)主存储器通过下列( )进行。

    A．ISA总线(AT总线)

    B．PCI总线

    C．VESA总线

    D．CPU存储器总线


    正确答案：D

  • 第6题：

    在总线时序协议中，时序主要用于描述（）出现在总线上的定位方式。

    • A、高电平
    • B、上升沿
    • C、时钟信号
    • D、事件

    正确答案:D

  • 第7题：

    8086读/写总线周期各包括最少几个时钟周期？什么情况下需要插入等待周期TW？插入多少个TW取决于什么因素？


    正确答案: 8086读/写总线周期各包括最少四个时钟周期。在系统中增加等待周期TW的一般情况是：当CPU提供了地址后，由于外设或存储器的读出或写入时间较慢，不能与CPU的速度匹配，就需要插入等待周期TW，等待CPU能从外设或存储器将数据正确地读出或写入为止。显然，插入的等待周期TW的个数取决于外设或存储器的取出或写入时间。

  • 第8题：

    什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？


    正确答案: 8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包括T1、T2、T3、T4状态4个时钟周期。
    在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY信号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态TW，用来进行必要的时间补偿。
    在BIU不执行任何操作的两个总线周期之间会出现空闲状态TI。

  • 第9题：

    一个总线周期至少包括（）个时钟周期，8086通过数据总线对规则字进行一次访问所需（）个总线周期，对非规则字进行一次访问则需（）个总线周期。


    正确答案:4；1；2

  • 第10题：

    8086CPU通过数据总线对（）进行一次访问所需要的时间为一个总线周期，一个总线周期至少包括（）时钟周期。


    正确答案:存储器或I/O接口；4

  • 第11题：

    微机系统采用总线结构对CPU、存储器和外部设备进行连接。总线通常由三部分组成，它们是（）。

    • A、逻辑总线、传输总线和通信总线
    • B、地址总线、运算总线和逻辑总线
    • C、数据总线、地址总线和控制总线
    • D、数据总线、信号总线和传输总线

    正确答案:C

  • 第12题：

    设8086/8088CPU时钟为5MHz，在访问外设时若在插入2个等待状态后，READY才有效，则该总线周期需要的时间为（）。

    • A、0.8s
    • B、5s
    • C、ls
    • D、1.2s

    正确答案:D

  • 第13题：

    下面是是关于Pentium 微处理器总线时序的叙述，其中错误的是

    A．CPU通过总线接口部件完成一次存储器读/写I/0所需要的时间称为总线周期

    B．Pentium微处器执行流水线式总线周期时，下一个总线周期使用的地址在前一个总线周期传送数据时提供

    C．Pentium微处器的基本总线周期需要2个或2个以上的总线时钟周期

    D．Pentium 微处理器的突发式读总线周期由2-1-1-1个时钟周期组成, 共传递5个64位数据


    正确答案：D

  • 第14题：

    总线操作的异步时序是指总线操作需要握手(HandsHaKe)联络(应答)信号控制,总线时钟信号可有可无。()

    此题为判断题(对，错)。


    正确答案:正确

  • 第15题：

    在使用PCI总线的奔腾计算机中，CPU访问(读写)主存储器通过( )总线进行。

    A.ISA总线(AT总线)

    B.PCI总线

    C.VESA 总线

    D.CPU—存储器总线

    请帮忙给出正确答案和分析，谢谢!


    正确答案：D

  • 第16题：

    下面关于计算机总线的叙述中，错误的是

    A．PC机中支持DDR2内存条的存储器总线，每个总线时钟周期完成一次数据传送

    B．总线的寻址能力与总线中地址总线的位数有关

    C．总线的数据传输能力与总线中数据总线的位数有关

    D．总线能否支持中断和DMA是由其控制总线决定的


    正确答案：A
    解析：总线有数据总线DB.地址总线AB和控制总线CB三种。数据总线DB用于传送数据信息。地址总线AB是专门用于传送地址。控制总线用于传送控制信号和时序信号。

  • 第17题：

    总线规范会详细描述总线各方面的特性，总线带宽定义为总线的最大数据传输速率，即每秒传输的字节数。假设某系统总线在一个总周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽为（61）Mbps。

    A.20
    B.40
    C.60
    D.80

    答案：A
    解析：
    总线规范会详细描述总线各方面的特性，其中物理特性规定了总线的线数，以及总线的插头、插座的形状、尺寸和信号线的排列方式等要素。总线带宽定义为总线的最大数据传输速率，即每秒传输的字节数。假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽为 (4/2)x10=20 Mbps。

  • 第18题：

    并行接口SRAM存储器接口并不一定需要（）

    • A、数据总线
    • B、时钟信号
    • C、地址总线
    • D、控制总线

    正确答案:B

  • 第19题：

    在8086最小方式的总线读时序图中，在T2时钟周期时，AD0-ADl5，总线上有一个（）。


    正确答案:高阻态

  • 第20题：

    在使用PCI总线的奔腾计算机中，CPU访问（读写）主存储器通过下列（）

    • A、ISA（AT）总线
    • B、PCI总线
    • C、VESA总线
    • D、CPU

    正确答案:B

  • 第21题：

    PCI总线传输机制是理解PCI总线规范的基础， 主设备和从设备如何插入等待时钟周期？


    正确答案:主设备通过设置IRDY#信号无效插入等待时钟周期，从设备通过设置TRDY#信号无效插入等待时钟周期。

  • 第22题：

    什么叫总线周期？一个总线周期包括多少时钟周期，什么情况下要插入TW等待周期？插入多少个TW取决于什么因素？


    正确答案:CPU把总线接口部件BIU完成一次访问存储器或外设操作所需要的时间称为一个总线周期，它包括了四个时钟周期。
    当访问存储器或外设时，存储器或外设不能及时配合CPU传输数据时，存储器或外设通过“READY”信号在T3之前向CPU发出一个“数据未准备好”信号，CPU会在T3之前插入一个或多个等待时间周期。当存储器或外设准备好数据，通过“READY”发“准备好”信号，CPU接受此信号后，会自动脱离TW状态进入T4状态。因此，插入多少个TW由“READY”信号决定。

  • 第23题：

    在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？


    正确答案:1个时钟周期为1/66MHZ=0.015us
    总线传输周期为0.015×4=0.06us
    总线宽度为32位即4B
    故总线的数据传输频率为4b/（0.06us）=66.67Mbps

  • 第24题：

    问答题
    在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？

    正确答案： 1个时钟周期为1/66MHZ=0.015us
    总线传输周期为0.015×4=0.06us
    总线宽度为32位即4B
    故总线的数据传输频率为4b/（0.06us）=66.67Mbps
    解析： 暂无解析

相关内容