下列有关脉冲异步时序电路设计的叙述不正确的有()。A、对于两根以上输入线同时有输入脉冲的情况，输出及控制输入均可以认为是无关项dB、时钟输入应尽量使其仅为现态的函数C、如果没有外部输入脉冲，通常认为输出为dD、无时钟脉冲，电路状态不变，此时触发器的控制输入也可以认为是无关项d

题目
下列有关脉冲异步时序电路设计的叙述不正确的有()。

A、对于两根以上输入线同时有输入脉冲的情况，输出及控制输入均可以认为是无关项d

B、时钟输入应尽量使其仅为现态的函数

C、如果没有外部输入脉冲，通常认为输出为d

D、无时钟脉冲，电路状态不变，此时触发器的控制输入也可以认为是无关项d

相似考题

1.下列有关脉冲异步时序电路分析与设计中一些约定的叙述不正确的有()。A、有脉冲与变量取值1等效，无脉冲与变量取值0等效B、不允许两根或两根以上输入线上同时有输入脉冲C、两个与两个以上输入变量不能同时为“1”D、时钟输入一定是现态的函数

2.1、同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。

3.同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。（）

4.同步时序电路和异步时序电路的最主要区别是，前者有CP脉冲，后者没有CP脉冲。

更多“下列有关脉冲异步时序电路设计的叙述不正确的有()。 ”相关问题

  • 第1题：

    脉冲异步时序逻辑电路的输出信号一定是脉冲信号。


    错误

  • 第2题：

    同步时序逻辑电路和异步时序逻辑电路的区别在于同步时序逻辑电路（）

    A．有统一的时钟脉冲控制

    B．输出与内部状态有关

    C．有触发器

    D．有稳定状态


    同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态变化发生的时间通常也不相同。

  • 第3题：

    4、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路

    A．没有统一的时钟脉冲控制

    B．没有触发器

    C．没有稳定状态

    D．输出只与内部状态有关


    同步时序逻辑电路中的所有触发器受同一时钟脉冲控制 而异步时序逻辑电路中的所有触发器受多个时钟脉冲控制

  • 第4题：

    4、异步时序电路设计中必须考虑时钟方程的设计


    对

  • 第5题：

    同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路

    A．没有触发器

    B．没有统一的时钟脉冲控制

    C．没有稳定状态

    D．输出只与内部状态有关


    B

相关内容