74181算术逻辑单元含有()位并行进位全加器。A、3B、4C、5D、6

第1题：

4、以下关于加法器的描述中，错误的是（）。

A．多个半加器无法实现多位二进制数的加法

B．相对并行进位，串行进位的处理速度较慢

C．串行加法器只有一个全加器，并行加法器有多个全加器

D．算术逻辑单元的核心部件是加法器

第2题：

【单选题】若把某一全加器的进位输出接至另一全加器的进位输入，则可构成（)。

A．二位并行进位的全加器

B．二位串行进位的全加器

C．一位串行进位的全加器

第3题：

15、74181是采用先行进位方式的4位并行加法器。

第4题：

多位加法器的构成有两种方式：并行进位和串行进位。其中并行进位方式设有进位产生逻辑，运算速度较快；并行进位方式是将全加器级联构成多位加法器，运行速度较慢。

第5题：

74181是采用先行进位方式的4位并行加法器。