利用移位寄存器设计一个“10101001”串行序列发生器,至少需要多少个触发器?
A.3
B.4
C.5
D.8
第1题:
A、触发器
B、译码器
C、计数器
D、锁存器
第2题:
早期的硬件乘法器设计中,通常采用加和移位相结合的方法,具体算法是________,但需要有________控制。
A.串行加法和串行移位 触发器
B.并行加法和串行左移 计数器
C.并行加法和串行右移 计数器
D.串行加法和串行右移 触发器
第3题:
A、a.JK触发器
B、移位寄存器
C、3/8线译码器
第4题:
A.移位寄存器和组合门电路
B.触发器和组合门电路
C.数据选择器和组合门电路
D.计数器和组合门电路
第5题:
第6题:
扭环形计数器的特点是()。
第7题:
产生序列11101000,至少需要()个触发器。
第8题:
设计一个8421码加1计数器,至少需要()触发器。
第9题:
利用串行方式(),外接移位寄存器,能将串行接口扩展为并行输入、输出接口。
第10题:
某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构成此分频器至少需要()个触发器。
第11题:
用反馈移位寄存器产生11101000序列,至少需要()个触发器。
第12题:
2个D触发器组成的移位寄存器
2个JK触发器组成的移位寄存器
3个D触发器组成的移位寄存器
2个RS触发器组成的移位寄存器
第13题:
某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构成此分频器至少需要()个触发器。
A.10
B.60
C.525
D.31500
第14题:
A、计数器
B、寄存器
C、移位寄存器
D、D触发器
第15题:
A.2
B.3
C.4
D.10
第16题:
A.3
B.4
C.6
D.10
第17题:
下列器件中,不属于时序逻辑电路的是()。
第18题:
要将串行数码转换成并行数码输出或将并行数码转换成串行数码输出,所采用的电路应该是:()
第19题:
已知一个最长线性序列码发生器的反馈函数是F(Q)=Q5Q6,试求:序列码的长度S=();需用触发器的个数N=()
第20题:
在CDMA系统中,一般是采用Galois发生器来产生m序列,包括最大移位寄存器序列和掩码两部分,当掩码不同时,输出相位不同。
第21题:
若要设计一个脉冲序列为1101001110的序列脉冲发生器,应选用()个触发器。
第22题:
设计一个模65的同步计数器,至少需要()个触发器。
第23题:
扭环形计数器的特点是()
第24题:
触发器
译码器
计数器
锁存器