C54x DSP的硬件乘法器，可以利用（）个指令周期执行1次乘法运算。

本题考査嵌入式数字信号处理器方面的基础知识。嵌入式处理器一般分为嵌入式微控制器、嵌入式微处理器、嵌入式数字信号处理器和片上处理器等，嵌入式数字信号处理器即Digital Signal?Processor是一种特别适合于进行数字信号处理运算的微处理器，适合进行各种数学处理运算。数字信号处理器由大规模或超大规模集成电路心片组成的用来完成某种信号处理任务的处理器。它是为适应髙速实时信号处理任务的需要而逐渐发展起来的。随着集成电路技术和数字信号处理算法的发展，数字信号处理器的实现方法也在不断变化，处理功能不断提高和扩大。数字信号处理器并非只局限于音视频层面，它广泛的应用于通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域。以往是采用通用的微处理器来完成大量数字信号处理运算，速度较慢，难以满足实际需要；而同时使用位片式微处理器和快速并联乘法器，曾经是实现数字信号处理的有效途径，但此方法器件较多，逻辑设计和程序设计复杂，耗电较大，价格昂贵。数字信号处理器DSP的出现，很好的解决了上述问题。DSP可以快速的实现对信号的采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。DSP芯片采用改进的哈佛结构（Havard?structure），其主要特点是程序和数据具有独立的存储空间，有着各自独立的程序总线和数据总线，由于可以同时对数据和程序进行寻址，大大地提高了数据处理能力，非常适合于实时的数字信号处理。TI公司的DSP芯片结构是基本哈佛结构的改进类型：改进之处是在数据总线和程序总线之间进行局部的交叉连接。这一改进允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了芯片的灵活性。只要调度好两个独立的总线就可使处理能力达到最高，以实现全速运行。改进的哈佛结构还可使指令存储在高速缓存器中（Cache），省去了从存储器中读取指令的时间，大大提高了运行速度。为提升DSP的处理速度，在DSP处理器中常常集成一些硬件模块，用来进行指令加速，比如低开销的跳转指令；同时DSP处理器内具有在单周期内操作的多个硬件地址产生器，在指令执行过程中处理器支持流水线操作，使取指、译码和执行操作可以重叠执行，不同的DSP处理器所支持的流水线级数有所不同。

阵列乘法器是类似于人工计算的方法，乘数与被乘数都是二进制数。所以可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果，再加上前一列的进位，进而得出每一位的结果。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。