由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：A. 1、1 B. 1、0 C. 0、1 D.保持0、0不变
题目
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：
A. 1、1
B. 1、0
C. 0、1
D.保持0、0不变
B. 1、0
C. 0、1
D.保持0、0不变
相似考题
更多“由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为： A. 1、1 B. 1、0 C. 0、1 D.保持0、0不变”相关问题
-
第1题：
电路如图4-23(a)所示,试对应图4-23(b)中的A.B及CP波形画出Q1和Q2的波形(设起始状态Q1=0.Q2=0).
答案:
-
第2题：
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第3题：
如图所示电路，Q1 ，Q0 的原始状态为“11”，当送入二个脉冲后的新状态为：
（A）“0 0”
（B）“0 1”
（C）“1 1”
（D）“1 0”答案：A解析：解：选A。
当时钟脉冲到来之前，左右触发器状态保持一致，原始状态为“1 1”，当送入第一个脉冲后J0=0，K0=1，右侧主触发器处于复0 状态，Q0=0，J1=Q0=1，K1=非Q0=0，左侧从触发器状态不变Q1=1，为置1 状态，即Q1，Q0 的状态为“1 0”； 当送入第二个脉冲后，J0=0，K0=1，右侧主触发器仍处于复0 状态，Q0=0，而J1=Q0=0，K1=非Q0=1，即左侧从触发器状态翻转为复0 状态，即Q1，Q0 的状态为“0 0”。则送入两耳脉冲后Q1，Q0 的新状态为“0 0”。 -
第4题：
逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（ ）。
答案：A解析：首先分析D端输出，D的逻辑表达式为
故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。
-
第5题：
图a)所示电路中，复位信号、数据输入及时时钟脉冲信号如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于：A.0 0
B.0 1
C. 1 0
D. 1 1
答案：C解析：提示：此题与上题类似。是组合逻辑电路（与非门）与时序逻辑电路（JK触发器）的组合应用，输出状态在时钟脉冲信号CP的下降沿触发。 -
第6题：
图a)所示电路中，复位信号、数据输入及时时钟脉冲信号如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于：
A. 0 0
B. 0 1
C. 1 0
D. 1 1答案：C解析：提示 此题是组合逻辑电路（与非门）与时序逻辑电路（JK触发器）的组合应用，输出状态在时钟脉冲信号CP的下降沿触发。 -
第7题：
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：
A.1
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0答案：D解析：该电路是D触发器，这种连接方法构成保持状态。 -
第8题：
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（ ）。
A．00
B．01
C．10
D．11答案：D解析：
-
第9题：
图a)所示电路中，复位信号
，信号A及时钟脉冲信号cp如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q分别等于：
A. 0 0
B. 0 1
C. 1 0
D. 1 1
答案：A解析：提示 此电路是组合逻辑电路（异或门）与时序逻辑电路（D触发器）的组合应用，电路的初始状态由复位信号RD确定，输出状态在时钟脉冲信号CP的上升沿触发。 -
第10题：
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：
A. 1、1
B. 1、0
C. 0、1
D.保持0、0不变答案：C解析：提示：该触发器为负边沿触发方式，即：当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。 -
第11题：
已知主从JK触发器的初始状态为0态，当J＝0，K＝1时，CP脉冲作用后，Q端状态应为（）。
- A、0状态
- B、1状态
- C、保持
- D、翻转
正确答案:A -
第12题：
若使主从JK触发器的输出状态有1变为0，则应使（）。
- A、CP从1→0时，JK=01
- B、CP从1→0时，JK=11
- C、CP从0→1时，JK=01
- D、CP从0→1时，JK=10
正确答案:A,B -
第13题：
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第14题：
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：
A. 1、1 B. 1、0
C. 0、1 D.保持0、0不变答案：C解析：提示:该触发器为负边沿触发方式，即：当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。 -
第15题：
图所示逻辑电路，当A＝0，B＝1时，CP脉冲到来后D触发器（ ）。
A．保持原状态
B．置0
C．置1
D．具有计数功能答案：C解析：
-
第16题：
逻辑电路如图所示，A=“0”时，C脉冲来到后，JK触发器应：
A.具有计数功能
B.置“0”
C.置“1”
D.保持不变答案：A解析： -
第17题：
如图所示电路中，Q1、Q2的原始状态为“11”当送入两个脉冲后的新状态为:
A. “0 0 ”
B. “0 1”
C. “11”
D. “10”答案：A解析：提示 该电路为时序逻辑电路，具有移位、存贮功能、两个脉冲过后的新状态为Q1Q0=00。 -
第18题：
逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后，D触发器应( )。
A.具有计数功能
B.保持原状态
C.置“0”
D.置“1”答案：A解析：“=1”为异或门的逻辑符号，即F=ab+ab -
第19题：
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为:A. 1
B. CP
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0
答案：D解析：提示 该电路是D触发器，这种连接方法构成保持状态。 -
第20题：
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（ ）。
A．11
B．10
C．01
D．保持00不变答案：C解析：根据触发器符号可见输出信号在CP脉冲的下降沿动作。根据JK触发器的特征方程
得到当第二个CP脉冲作用后，Q1Q2将变为01。 -
第21题：
D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？
答案：A解析：提示：从时钟输入端的符号可见，该触发器为正边沿触发方式。即：当时钟信号由低电平上升为髙电平时刻，输出端的状态可能发生改变，变化的逻辑结果由触发器的逻辑表决定。 -
第22题：
由D、JK触发器组成的逻辑电路如图7-68所示，Q1、Q2的初始状态为00,D=1,当第一个脉冲和第二个脉冲作用后，Q1、Q2分别变为（）
A.01和11 B.10和11 C.00和11 D.11和11答案：B解析：正确答案是B。
提示：根据D、JK触发器的性质可知，对于D触发器，D=1,第一个脉冲到来后，Q1=D=1。对于JK触发器，第一个脉冲到来前，J=K=Q1=O,脉冲到来后，输出保持原态，即Q2=0，所以第一个脉冲到来时Q1Q2=10。在第二个脉冲到来之前，D=1,Q1=1=J=K,第二个脉冲到来时，D触发器的输出Q1=D=1,JK触发器的输出Q2翻转，即Q2由脉冲前的0变为1，所以，第二个脉冲后Q1Q2=11。 -
第23题：
用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
- A、010和011
- B、010和001
- C、001和011
- D、000和111
正确答案:C -
第24题：
单选题D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为（）。A1
Bcp
C脉冲信号，频率为时钟脉冲频率的1/2
D0
正确答案： D解析： 由图示连接方法及D触发器的特征方程可得Qn+1=D=Qn，所以电路输出将保持初始状态，始终为0。