D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：A.1 B.cp C.脉冲信号，频率为时钟脉冲频率的1/2 D.0

题目
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：


A.1
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0
相似考题

1.时钟RS触发器( )接收输入信号。A、只在时钟脉冲为0时B、只在时钟脉冲为1时C、任何时候都能D、任何时候都不能

2.画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)

3.试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)

4.试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)

更多“D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为： A.1 B.cp C.脉冲信号，频率为时钟脉冲频率的1/2 D.0”相关问题

  • 第1题：

    下列说法不正确的是（　　）。

    A．计数器是对时钟脉冲信号CP进行累积计数
    B．计数器包括定时器、分频器、序列信号发生器和寄存器等常用电路
    C．定时器是计满了一定数目的CP脉冲个数以后，电路输出一个信号，这个输出信号的周期等于定时时间
    D．分频器是将频率高的信号作为时钟脉冲CP信号，计满N个CP脉冲信号后，产生一个输出信号Z

    答案：B
    解析：
    寄存器不属于计数器，寄存器和计数器属于时序逻辑电路中的两大类。

  • 第2题：

    图a)所示电路中，复位信号、数据输入及时时钟脉冲信号如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于：

    A.0 0
    B.0 1
    C. 1 0
    D. 1 1


    答案：C
    解析：
    提示：此题与上题类似。是组合逻辑电路（与非门）与时序逻辑电路（JK触发器）的组合应用，输出状态在时钟脉冲信号CP的下降沿触发。

  • 第3题：

    图（a）所示电路中，复位信号及时钟脉冲信号如图（b）所示，经分析可知，在t1时刻，输出QJK和QD分别等于（　　）。

    附：D触发器的逻辑状态表为：

    JK触发器的逻辑状态表为：

    A．00
    B．01
    C．10
    D．11

    答案：B
    解析：
    电路开始工作，复位信号进行了复位，则D触发器和JK触发器的初始输出都为零，即Q＝0，

    。根据图可知，D触发器是上升沿触发，JK触发器是下降沿触发。因此，第一个上升沿时只有D触发器被触发，则D触发器的输出QD变为1，而JK触发器的输出QJK保持不变还是0。因此，t1时刻，QJK＝0，QD＝1。

  • 第4题：

    D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为:

    A. 1
    B. CP
    C.脉冲信号，频率为时钟脉冲频率的1/2
    D.0


    答案：D
    解析：
    提示 该电路是D触发器，这种连接方法构成保持状态。

  • 第5题：

    由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（　　）。


    A．00
    B．01
    C．10
    D．11

    答案：D
    解析：

  • 第6题：

    D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？


    答案：A
    解析：
    提示：从时钟输入端的符号可见，该触发器为正边沿触发方式。即：当时钟信号由低电平上升为髙电平时刻，输出端的状态可能发生改变，变化的逻辑结果由触发器的逻辑表决定。

  • 第7题：

    在如图7-72所示的RS触发器，设Q的初始状态为1,当输入X信号后，输出Q为（）。

    A.X B.X C.1 D.0


    答案：C
    解析：
    正确答案是C。
    提示：任何触发器当没有CP脉冲时，都保持原状态。

  • 第8题：

    用3个D触发器组成的电路如图7-66所示，设Q2Q1Q0的初始状态为000,触发器F0的输入端接+5V表明D0=1,那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

    A.010和O11 B.010和001
    C.001和O11 D.000和111


    答案：C
    解析：
    正确答案是C。
    提示：第一个脉冲到来前，Q2Q1Q0=000,D2=Q1。电路的状态方程是：D1=Q0,D0=1.当第一个脉冲上升沿到来时，使Q2Q1Q0变为001。第二个脉冲上升沿到来时，使Q2Q1Q0变为011。

  • 第9题：

    无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。

    • A、0
    • B、1
    • C、保持不变
    • D、不能确定

    正确答案:B

  • 第10题：

    用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

    • A、010和011
    • B、010和001
    • C、001和011
    • D、000和111

    正确答案:C

  • 第11题：

    如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的（）。

    • A、二倍频
    • B、不变
    • C、四分频
    • D、二分频

    正确答案:D

  • 第12题：

    单选题
    如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的（）。
    A

    二倍频

    B

    不变

    C

    四分频

    D

    二分频


    正确答案： C
    解析： 暂无解析

  • 第13题：

    图（a）所示电路中，时钟脉冲、复位信号及数模信号如图（b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于（　　）。



    附：触发器的逻辑状态表为：


    A、 00
    B、 01
    C、 10
    D、 11

    答案：A
    解析：
    CP下降沿起作用，存在复位端，J=AQ；通过复位端复位，Q初始值为0，在第一个时钟脉冲下降沿处A为高电平，取值为1，这时J取值0，K取值0，JK触发器发挥保持功能，Q输出为0；当第二个下降沿来临时，A取值为0，通过逻辑关系得知，J依然为0，同理可推得，Q输出为0。

  • 第14题：

    JK触发器及其输入信号波形如图所示，该触发器的初值为0，则它的输出Q为：



    答案：B
    解析：
    图示电路是电位触发的JK触发器。当cp=1时，触发器取输入信号JK。触发器的状态由JK触发器的功能表（表格略）确定。

  • 第15题：

    D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：


    A.1
    B.cp
    C.脉冲信号，频率为时钟脉冲频率的1/2
    D.0

    答案：D
    解析：
    该电路是D触发器，这种连接方法构成保持状态。

  • 第16题：

    JK触发器及其输入信号波形图如图所示，该触发器的初值为0，则它的输出Q为：


    答案：B
    解析：
    提示 图示电路是电位触发的JK触发器。当cp=1时， 触发器取输入信号JK。触发器的状态由JK触发器的功能表(表格略)确定。

  • 第17题：

    图a)所示电路中，复位信号，信号A及时钟脉冲信号cp如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q分别等于：

    A. 0 0
    B. 0 1
    C. 1 0
    D. 1 1


    答案：A
    解析：
    提示 此电路是组合逻辑电路（异或门）与时序逻辑电路（D触发器）的组合应用，电路的初始状态由复位信号RD确定，输出状态在时钟脉冲信号CP的上升沿触发。

  • 第18题：

    由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：


    A. 1、1
    B. 1、0
    C. 0、1
    D.保持0、0不变

    答案：C
    解析：
    提示：该触发器为负边沿触发方式，即：当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。

  • 第19题：


    A.1
    B.cp
    C.脉冲信号，频率为时钟脉冲频率的1/2
    D.0

    答案：D
    解析：
    由图示连接方法及D触发器的状态表可得Qn+1=Dn=Qn，所以电路输出将保持初始状态，始终为0。

  • 第20题：

    同步时序电路其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。


    正确答案:正确

  • 第21题：

    时序逻辑电路的波形图是（）。

    • A、各个触发器的输出随时钟脉冲变化的波形
    • B、各个触发器的输入随时钟脉冲变化的波形
    • C、各个门电路的输出随时钟脉冲变化的波形
    • D、各个门的输入随时钟脉冲变化的波形

    正确答案:A

  • 第22题：

    已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。

    • A、10个CP脉冲，正脉冲宽度为1个CP周期
    • B、10个CP脉冲，正脉冲宽度为2个CP周期
    • C、10个CP脉冲，正脉冲宽度为4个CP周期
    • D、10个CP脉冲，正脉冲宽度为8个CP周期

    正确答案:B

  • 第23题：

    主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。

    • A、上升沿
    • B、下降沿
    • C、高电平
    • D、低电平

    正确答案:B

  • 第24题：

    单选题
    已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。
    A

    10个CP脉冲，正脉冲宽度为1个CP周期

    B

    10个CP脉冲，正脉冲宽度为2个CP周期

    C

    10个CP脉冲，正脉冲宽度为4个CP周期

    D

    10个CP脉冲，正脉冲宽度为8个CP周期


    正确答案： A
    解析： 暂无解析

相关内容