使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.
题目
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。
A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
相似考题
更多“使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是( )的。设某计算机主存的读／ ”相关问题
-
第1题：
● 采用Cache技术可以提高计算机性能，（）属于Cache的特征。（）A．全部用软件实现 B．显著提高CPU数据输入输出的速率C．可以显著提高计算机的主存容量 D．对程序员是不透明的
正确答案：B
高速缓冲存储器（Cache）：在计算机存储系统的层次结构中，介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。
Cache的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。
显然，Cache可以显著提高CPU数据输入输出的速率。 -
第2题：
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。
A．10
B．11.60
C．11.68
D．50
正确答案：B
解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
H=4800÷(4800+200)=0.96
CPU访问存储系统的平均访问时间是：
T=10×0.96+(1-0.96)50=11.6
Cache-主存系统的效率为：
e=10/11.6=0.862 -
第3题：
下面是关于嵌入式系统使用的存储器的叙述，其中错误的是（）。
A.CPU使用最频繁的少量的程序代码和数据存放在Cache中
B.系统正在运行的程序的大部分数据和代码存放在主存储器（内存）中
C.嵌入式系统使用Cache的优点是只需要增加少许成本，就能使整个系统的性能得到显著提高
D.嵌入式处理器内部的Cache采用DRAM
正确答案：D
-
第4题：
●以下关于程序访问局部性原理的叙述，错误的是(18)。
(18)A．程序访问具有时间局部性，即最近将要用的信息很可能是正在使用的信息
B．程序访问具有空间局部性，即最近将要用的信息很可能与正在使用的信息在存储空间上是相邻的
C．程序访问局部性是构成层次结构的存储系统的主要依据
D．程序访问局部性是确定存储系统的性能指标（命中率、平均访问时间、访问效率等）的主要依据
正确答案：D
-
第5题：
计算机的存储系统采用分级存储体系的理论依据是(14)。目前，计算机系统中常用的三级存储体系是(15)。
A．存储容量、价格与存取速度间的协调性
B．程序访问的局部性
C．主存和CPU之间的速度匹配
D．程序运行的定时性
正确答案：B
-
第6题：
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（9）A.Cache 的容量通常大于主存的存储容量
B.通常由程序员设置 Cache 的内容和访问速度
C.Cache 的内容是主存内容的副本
D.多级 Cache 仅在多核 CPU 中使用答案：C解析：高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。Cache 通常保存着一份内存储器中部分内容的副本（拷贝），该内容副本是最近曾被CPU使用过的数据和程序代码。 -
第7题：
Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。()答案：对解析：Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 -
第8题：
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行答案：A解析： -
第9题：
计算机的存储系统采用分级存储体系的理论依据是__( )__。A.存储容量、价格与存取速度间的协调性
B.程序访问的局部性
C.主存和CPU 之间的速度匹配
D.程序运行的定时性答案：C解析：计算机的存储系统采用分级存储体系的理论依据是程序访问的局部性原理。CPU访问存储器时，无论是取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。局部性分为两种，分别是时间局部性和空间局部性。时间局部性是指如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。空间局部性是指在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。
计算机系统中常用的三级存储体系是指cache、主存、辅存，这三个级别容量越来越大，价格越来越低，速度越来越慢 -
第10题：
软件是计算机系统中与硬件相互依存的另一部分，它是包括（）、（）及其（）完整集合。其中，（）是按事先设汁的功能和性能要求执行的指令序列，（）是使程序能够正确操纵信息的数据结构，（）是与程序开发、维护和使用有关的图文资料．
正确答案:程序；数据；相关文档；程序；数据；相关文档； -
第11题：
程序局部性原理是计算机体系结构设计的基础之一，程序的局部性包括（）和（）。
正确答案:时间局部性；空间局部性 -
第12题：
单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。A5%
B9.5%
C50%
D95%
正确答案： B解析：
Cache的命中率H＝N1/（N1＋N2），其中N1为访问Cache的次数，N2为访存主存的次数，程序总访存次数为N1＋N2，程序访存次数减去失效次数就是访问Cache的次数N1。所以根据公式可得：H＝（1000－50）/1000＝95%。 -
第13题：
试题（4）
（4）技术利用程序的局部性原理，把程序中正在使用的部分数据或代码存放在特殊的存储器中，以提高系统的性能。
（4）
A．缓存
B．虚拟存储
C．RAID
D．DMA
正确答案：A
试题（4）
分析 内存主要用来存放机器当前运行所需要的程序和数据，以便向CPU提供信息，而RAID（磁盘阵列），是由多台磁盘存储器组成的一个快速、大容量、高可靠的外存子系统，因此答案C错误。DMA（直接内存存取）主要负责数据在内存与I/O设备间的直接传送，故C错；而虚拟存储则属于硬盘的一部分，不属于内存范畴。因此答案选A。
参考答案（4）A -
第14题：
技术利用程序的局部性原理，把程序中正在使用的部分数据或代码存放在特殊的存储器中，以提高系统的性能。
A．缓存
B．虚拟存储
C．RAID
D．DMA
正确答案：A
-
第15题：
为了提高计算机的性能，采用Cache、虚拟存储器等多项技术。(37)不属于Cache的特征。
A．为了提高速度全部用硬件实现
B．可以显著提高计算机的主存速度
C．可以显著提高计算机的主存容量
D．对程序员是透明的
正确答案：C
解析：Cache(高速缓冲存储器)的功能是提高CPU数据输入输出的速率，通常在CPU和主存储器之间设置小容量的Cache。Cache容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似Cache。显然，Cache不能显著提高计算机的主存容量。 -
第16题：
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（ ）。
A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用
正确答案：C
-
第17题：
● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。
（30）
A. 10
B. 11.60
C. 11.68
D. 50
（31）
A. 0.856
B. 0.862
C. 0.958
D. 0.960
正确答案：B,B
-
第18题：
以下关于cache的叙述中，正确的有（ ）。A.cache和主存都用半导体芯片作为存储介质，因此它们的存取速度相差不大
B.在程序中不能用数据传送指令cache中某个单元中存储的内容
C.cache存储容量的大小对计算机的运行速度会产生影响
D.只有将一个程序的全部指令从内存装入cache才能在CPU中运行该程序答案：B,C解析：高速缓冲存储(cache)，比主存储器体积小但速度快，用于保存从主存储器得到指令的副本的专用缓冲器。高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多。接近于CPU的速度．并且其容量的大小影响计算机运行速度。故本题正确选项是BC。 -
第19题：
假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是()。A.5%
B.9.5%
C.50%
D.95%答案：D解析：假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是(1000-50)/1000=950/o。 -
第20题：
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。A.12.3
B.14.7
C.23.4
D.26.3答案：B解析：(100*2%+10*98%)+(100*5%+10*95%)*20%=14.7 -
第21题：
下面关于Cache的叙述，错误的是（）
- A、高速缓冲存储器简称Cache
- B、Cache处于主存与CPU之间
- C、程序访问的局部性为Cache的引入提供了理论依据
- D、Cache的速度远比CPU的速度慢
正确答案:D -
第22题：
以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。
- A、Cache扩充了主存储器的容量
- B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
- C、Cache的有效性是利用了对主存储器访问的局部性特征
- D、Cache中通常保存着主存储器中部分内容的一份副本
正确答案:A -
第23题：
填空题程序局部性原理是计算机体系结构设计的基础之一，程序的局部性包括（）和（）。正确答案： 时间局部性,空间局部性解析： 暂无解析