在高速缓存（Cache）—主存储器构成的存储系统中（ ）。A.主存地址到Cache地址的变换由硬件完成，以提高速度 B.主存地址到Cache地址的变换由软件完成，以提高灵活性 C.Cache的命中率随其容量增大线性地提高 D.Cache的内容在任意时刻与主存内容完全一致
题目
B.主存地址到Cache地址的变换由软件完成，以提高灵活性
C.Cache的命中率随其容量增大线性地提高
D.Cache的内容在任意时刻与主存内容完全一致
相似考题
更多“在高速缓存（Cache）—主存储器构成的存储系统中（ ）。”相关问题
-
第1题：
在PC机中，为使微机处理器与主存(用DRAM芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上：二级高速缓存(L2 cache)。这种二级高速缓存是用【 】芯片构成的。
正确答案：SRAM
SRAM 解析：由于微处理器的时钟频率不断提升，一旦出现一级缓存未命中的情况，其性能将明显恶化。可采用在微处理器芯片之外再加cache，称为二级缓存，来改善这一状况。 -
第2题：
由主存储器和磁盘存储器构成()存储系统。参考答案：虚拟
-
第3题：
在cpu内外常需设置多级高速缓存cache,主要目的是( )。A、扩大主存的存储容量
B、提高cpu访问主存数据或指令的效率
C、扩大存储系统的存量
D、提高cpu访问内外存储器的速度
正确答案：D
-
第4题：
在三层次存储系统中不包括( )。
A、辅助存储器
B、主存储器
C、寄存器
D、Cache
正确答案：C
-
第5题：
在计算机体系中，存储系统是分层的。存储系统中处理速度从快到慢依次为（）。
A.寄存器、Cache、外存、内存
B.Cache、寄存器、内存、外存
C.Cache、内存、寄存器、外存
D.寄存器、Cache、内存、外存
正确答案：D
在计算机体系中，存储系统是分层的，从快到慢层次为寄存器、Cache、内存（主存）、外存（包括磁盘、U盘、光盘等）。 -
第6题：
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%
B.98%
C.98.5%
D.99.5%答案：C解析：设Cache-主存系统的平均存取时间为Cache存取时间的1.15倍时Cache命中率为p，则有100+1000×(1-p)=115，解之得，p=0.985=98.5%。 -
第7题：
Pentium机中的寄存器、Cache、主存储器及辅存储器，其存取速度从高到低的顺序是（）
- A、主存储器，Cache，寄存器，辅存
- B、快存，主存储器，寄存器，辅存
- C、寄存器，Cache，主存储器，辅存
- D、寄存器，主存储器，Cache，辅存
正确答案:C -
第8题：
下面是主存储器和CAChe的比较，正确的有（）
- A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留
- B、CPU访问主存储器的速度快于访问CAChe的速度
- C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CAChe
- D、CAChe容量一般都小于主存储器
正确答案:A,C,D -
第9题：
下面是对高速缓冲存储器（CAChe）的描述，正确的有（）
- A、CAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器
- B、在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe
- C、一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些
- D、高速缓存中存放的是正在运行的一小段程序和数据
正确答案:A,B,C,D -
第10题：
虚拟存储是由（）构成。
- A、Cache和主存储器
- B、Cache外存储器
- C、主存储器和外存储器
- D、内存
正确答案:C -
第11题：
多选题下面是主存储器和CAChe的比较，正确的有（）A微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留
BCPU访问主存储器的速度快于访问CAChe的速度
C在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CAChe
DCAChe容量一般都小于主存储器
正确答案： C,A解析： 暂无解析 -
第12题：
问答题计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？正确答案： 假设主存工作速度为x，
则加速比=（90%*5*x+10%*x）/x=4.6解析： 暂无解析 -
第13题：
计算机系统为改善CPU与处理器之间的速度匹配问题,在CPU和主存储器之间加入一个高速、小容量的缓冲存储器Cache,构成Cache—主存储器的存储系统。()此题为判断题(对，错)。
参考答案：错误
-
第14题：
假设高速缓存Cache的工作速度为主存的6倍，且Cache被访问的概率为90%，则采用Cache后，能使整个存储系统获得加速比SP为(68)。
A．3
B．4
C．5
D．6
正确答案：B
解析：首先对新的存储系统的性能作以下假设：在Cache不命中的情况下，对Cache的访问不会额外损失时间，即决定Cache是否命中所用的时间可以忽略；在从主存向Cache传输的同时，数据也被传输给使用部件(不需要再从Cache中读取)。这样，在新的存储系统中，Amdah1定律定义了采用特殊的方法所能获得的加速比的大小。根据加速比的计算公式可得： -
第15题：
在计算机系统的存储层次结构中,能被CPU中的计算单元和控制单元以最快速度来使用的是()。A.高速缓存(Cache)
B.主存储器(DRAM)
C.闪存(FLASH Memory)
D.寄存器(Registers)
参考答案A
-
第16题：
在高速缓存 (Cache) -主存储器构成的存储系统中，（ ）。
A.主存地址到Cache地址的变换由硬件完成，以提高速度B.主存地址到Cache地址的变换由软件完成，以提高灵活性C.Cache 的命中率随其容量增大线性地提高D.Cache 的内容在任意时刻与主存内容完全一致
正确答案：A
-
第17题：
在高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统的容量为()。A.12MB+400KB
B.12MB
C.12MB～12MB+400KB
D.12MB～480KB答案：B解析：A为干扰项。各层次的存储系统不是孤立工作的，三级结构的存储系统是围绕主存储器来组织、管理和调度的存储器系统，它们既是一个整体，又要遵循系统运行的原理，其中包括包含性原则。由于Cache中存放的是主存中某一部分信息的副本，所以不能认为总容量为两个层次容量的简单相加。 -
第18题：
计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？
正确答案:假设主存工作速度为x，
则加速比=（90%*5*x+10%*x）/x=4.6 -
第19题：
在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是（）存储器，它是由（）类型的芯片构成，而主存储器则是由（）类型的芯片构成。
正确答案:Cache；DRAM；SRAM -
第20题：
以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。
- A、Cache扩充了主存储器的容量
- B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
- C、Cache的有效性是利用了对主存储器访问的局部性特征
- D、Cache中通常保存着主存储器中部分内容的一份副本
正确答案:A -
第21题：
高速缓存存储器（Cache）用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。
正确答案:正确 -
第22题：
多选题下面是对高速缓冲存储器（CAChe）的描述，正确的有（）ACAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器
B在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe
C一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些
D高速缓存中存放的是正在运行的一小段程序和数据
正确答案： C,B解析： 暂无解析 -
第23题：
单选题Pentium机中的寄存器、Cache、主存储器及辅存储器，其存取速度从高到低的顺序是（）A主存储器，Cache，寄存器，辅存
B快存，主存储器，寄存器，辅存
C寄存器，Cache，主存储器，辅存
D寄存器，主存储器，Cache，辅存
正确答案： A解析： 暂无解析 -
第24题：
判断题高速缓存存储器（Cache）用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快，但容量小。A对
B错
正确答案： 错解析： 暂无解析