雷达设计人员在设计数宇信号处理单元时,其处理器遍采用 DSP 芯片（比如IT公司的TMS320C63xx),通常 DSP 芯片采用哈佛 ( Harvard ）体系结构,以下关于哈佛结构特征的描述,不正确是( )。A.程序和数据具有独立的存储空间,允许同时取指令和取操作数,并允许在程序空间或数据空间之间互传数据 B.处理器内用多总线结构,保证了在一个机器周明内可以多次访问程序空间和数据空间 C.哈佛体系结构强调的是多功能,适含多种不同的环境和任务,强调兼容性 D.处理器内部采用多处理单元,可以在一个指令周期

编程DSP芯片是一种具有特殊结构的微处理器，为了达到快速数字信号处理的目的，DSP芯片一般都采用特殊的软硬件结构。（1） 哈佛结构。DSP采用哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。每个存储器独立编址，独立访问。这种安排将处理器的数据吞吐率加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。在哈佛结构中，由于程序和数据存储器在两个分开的空间中，因此取指和执行能完全重叠运行。（2） 流水线。与哈佛结构相关，DSP芯片广泛采用2～6级流水线以减少指令执行时间，从而增强了处理器的处理能力。这可使指令执行能完全重叠，每个指令周期内，不同的指令都处于激活状态。（3） 独立的硬件乘法器。在实现多媒体功能及数字信号处理的系统中，算法的实现和数字滤波都是计算密集型的应用。在这些场合，乘法运算是数字处理的重要组部分，是各种算法实现的基本元素之一。乘法的执行速度越快，DSP处理器的性能越高。相比一般的处理器需要30～40个指令周期，DSP芯片的特征就是有一个专用的硬件乘法器，乘法可以在一个周期内完成。（4） 特殊的DSP指令。DSP的另一特征是采用特殊的指令，专为优化数字信号处理中的一些常用算法。这些特殊指令为一些典型的数字处理提供加速，可以大幅提高处理器的执行效率，使一些高速系统的实时数据处理成为可能。（5） 独立的DMA总线和控制器。有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作。在不影响CPU工作的条件下，DMA的速度可以达到800 MB/s以上。这在需要大数据量进行交换的场合可以减小CPU的开销，提高数据的吞吐率，提高系统的并行执行能力。（6） 多处理器接口。使多个处理器可以很方便地并行或串行工作以提高处理速度。（7） JTAG（Joint Test Action Group）标准测试接口（IEEE 1149标准接口）。便于对DSP进行片上的在线仿真和多DSP条件下的调试。（8） 快速的指令周期。哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令再加上集成电路的优化设计，可使DSP芯片的指令周期降低至10 ns以下，快速的指令周期可以使DSP芯片能够实时实现许多DSP应用。