试用2 片74LS161采用整体反馈清零法组成128进制计数器。

题目
试用2 片74LS161采用整体反馈清零法组成128进制计数器。

相似考题

1.用集成计数器构成任意进制计数器时,常用反馈归0法和反馈置数法。()此题为判断题(对，错)。

2.分别画出利用下列方法构成的10进制计数器的接线图。(3)利用 74LS161的异步清零功能;(4)利用74LS163的同步清零功能;(5)利用 74LS161或74LS163的同步置数功能;(6)利用 74LS290的异步清零功能。

3.用2片74161分别采用反馈置数法和反馈清零法构成从0开始的60进制加法计数器。

4.根据不同需要,在集成计数器芯片的基础上,通过采用()方法可以实现任意进制的计数器。A.反馈归零法B.预置数法C.进位输出置最小数法D.进位输出置最大数法

参考答案和解析
答案：采用同步连接方式，当计数到16*8=128时，产生反馈清零动作。
更多“试用2 片74LS161采用整体反馈清零法组成128进制计数器。 ”相关问题

  • 第1题：

    图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。


    答案：异步清零5进制计数器。

  • 第2题：

    试用2 片74LS160组成六十进制计数器


    答案：该计数器计数到59时，再来一个计数脉冲上升沿，则低位返回零，高位置数0。

  • 第3题：

    试用2 片74LS161组成十二进制计数器,要求计数值为1~12.


    答案：当计数到12时，再来一个计数脉冲，上升沿，计数器低位置1,高位置0。

  • 第4题：

    试用 74LS160采用反馈清零法组成七进制计数器。


    答案：当计数到7时，产生异步清零，因此数字7只出现一瞬间。

  • 第5题：

    图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。


    A． 九进制加法计数器，七进制加法计数器
    B． 六进制加法计数器，十进制加法计数器
    C． 九进制加法计数器，六进制加法计数器
    D． 八进制加法计数器，七进制加法计数器

    答案：A
    解析：
    74LS161是4位二进制同步加法计数器，RD端为置零端，利用预置数可实现24位以下的加法计数。当逻辑式Q3Q2Q1Q0＝1001时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—0111—1000—（1001）0000，其中状态1001为瞬时状态。因此，为九进制计数器。
    74LS290是4位二进制异步加法计数器，RD端为置零端，当逻辑式Q3Q2Q1Q0＝0111时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—（0111）0000，其中状态0111为瞬时状态。因此，为七进制计数器。

  • 第6题：

    74LS161是（）二进制计数器。

    • A、同步两位
    • B、异步两位
    • C、同步四位
    • D、异步四位

    正确答案:C

  • 第7题：

    集成二--十进制计数器通过反馈置数及反馈清零法计数。


    正确答案:正确

  • 第8题：

    用集成计数器设计n进制计数器时，不宜采用（）方法。

    • A、置最小数
    • B、反馈复位
    • C、反馈预置
    • D、时钟禁止

    正确答案:D

  • 第9题：

    一片74LS161计数器最大计的数值为（）

    • A、4
    • B、8
    • C、10
    • D、15

    正确答案:D

  • 第10题：

    74LS161是4位十进制同步计数器。


    正确答案:错误

  • 第11题：

    多选题
    用集成计数器设计n进制计数器时，一般采用（）。
    A

    置最小数法

    B

    反馈复位法

    C

    反馈预置

    D

    时钟禁止


    正确答案： A,D
    解析： 暂无解析

  • 第12题：

    单选题
    用集成计数器设计n进制计数器时，不宜采用（）方法。
    A

    置最小数

    B

    反馈复位

    C

    反馈预置

    D

    时钟禁止


    正确答案： D
    解析： 暂无解析

  • 第13题：

    试用74LS161采用反馈置数法组成十进制计数器。


    答案：当计数到10时，再来计数脉冲上升沿，置数0。

  • 第14题：

    试用2片74LS161采用整体反馈置数法组成128进制计数器。


    答案：当计数到高位为7时，准备置数动作，当低位进位RCO为1时，高位时钟的上升沿到达后，高位置数0，而低位从F返回0。

  • 第15题：

    试用4个D触发器组成自启动4进制环行计数器。


    答案：分析题意，得到状态表如下：可知驱动函数D0如下：D0=Q3Q—2Q—1Q—0+Q—3Q—2Q—1Q—0电路图如下：采用MAXplusII软件仿真结果如下：

  • 第16题：

    采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（　　）。


    A． 九进制
    B． 十进制
    C． 十二进制
    D． 十三进制

    答案：A
    解析：
    由题图中的功能表可以看出：加法计数器74LS161预置数为DCBA＝（0011）2，当QD＝1，QC＝1首次出现时，即输出为（1100）2重新进行预置数。其它情况继续保持计数。从（0011）2到（1100）2需计数9次，因此为九进制计数器。

  • 第17题：

    图示是一个集成74LS161集成计数器电路图，则该电路实现的逻辑功能是（　　）。


    A． 十进制加计数器
    B． 四进制加计数器
    C． 八进制加计数器
    D． 十六进制加计数器

    答案：C
    解析：
    加法计数器74LS161预置数端接地，无预置数。根据输出端逻辑关系，即当Q3Q2Q1Q0＝（0111）2时，下个CP脉冲，电路重新置零。从（0000）2到（0111）2需计数8次，因此该电路实现的逻辑功能是八进制计数器。

  • 第18题：

    集成计数器74LS161是（）计数器。

    • A、二进制同步可预置
    • B、二进制异步可预置
    • C、二进制同步可清零
    • D、二进制异步可清零

    正确答案:A

  • 第19题：

    用集成计数器设计n进制计数器时，一般采用（）。

    • A、置最小数法
    • B、反馈复位法
    • C、反馈预置
    • D、时钟禁止

    正确答案:A,B,C

  • 第20题：

    以下是74LS161同步四位二进制计数器功能的是（）

    • A、同步预置数
    • B、异步清零
    • C、同步清零
    • D、双时钟
    • E、脉冲输出

    正确答案:A,B

  • 第21题：

    集成二--十进制计数器可以组成任意进制计数器。


    正确答案:正确

  • 第22题：

    用40193够成一个25进制的计数器下面说法正确的是（）

    • A、需要4片40193芯片
    • B、需要2片40193芯片
    • C、40193的清零端应连接在一起，用同一信号清零
    • D、40193的置数端分别用不同的信号连接，采用不同的信号清零
    • E、低位的40193的加计数溢出位应与高位40193的CP+相连

    正确答案:B,C,E

  • 第23题：

    填空题
    74LS161是一个（）个管脚的集成计数器，用它构成任意进制的计数器时，通常可采用（）和反馈预置法。

    正确答案： 16,反馈清零法
    解析： 暂无解析

相关内容