Verilog HDL支持条件运算符。()此题为判断题(对，错)。
题目
Verilog HDL支持条件运算符。()
此题为判断题(对，错)。
相似考题
更多“Verilog HDL支持条件运算符。() ”相关问题
-
第1题：
Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。
正确 -
第2题：
Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块
正确 -
第3题：
5、以下不是Verilog的逻辑运算符的是（）
A．&
B．|
C．&&
D．＞＞
Verilog HDL语言中逻辑运算符全为二目运算符 -
第4题：
11、Verilog的算术右移运算符是“____”。
错误 -
第5题：
11、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块
正确