A、VerilogHDL仿真器
B、VHDLHDL仿真器
C、混合仿真器
第1题:
按照信息载体的不同,沟通可以分为语言沟通和非语言沟通两种类型。
第2题:
Verilog 语言引用的子模块可以是一个设计好的Verilog 模块,也可以是别的HDL语言如VHDL语言设计的元件,还可以是IP核模块
第3题:
ModelSim使用编译后的HDL库进行仿真,因此属于编译型仿真器。
第4题:
Verilog 语言引用的子模块可以是一个设计好的Verilog 模块,也可以是别的HDL语言如VHDL语言设计的元件,还可以是IP核模块。
第5题:
HDL语言已经成熟,近十年来,没有出现新的HDL语言