异步的电平时序逻辑电路不允许两个或两个以上输入信号()A.同时为0B.同时为1C.同时改变D.同时出现

题目
异步的电平时序逻辑电路不允许两个或两个以上输入信号()

A.同时为0

B.同时为1

C.同时改变

D.同时出现

相似考题

1.在异步时序电路的分析和设计中,如采用同步时序电路的方法,两个或两个以上的输入变量不能同时为一。()此题为判断题(对，错)。

2.某2输入1输出电平异步时序逻辑电路的有效输入序列可以是00-01-10-11-00-10-11-01-00。

3.对于脉冲异步时序逻辑电路，下列说法正确的是（）。A．对输入信号没有约束B．不允许两个或两个以上的输入端同时出现脉冲C．不允许两个或两个以上的输入端同时发生变换D．都不正确

4.脉冲异步时序逻辑电路的输入信号可以是()A.模拟信号B.电平信号C.脉冲信号D.时钟脉冲信号

参考答案和解析
参考答案：C
更多“异步的电平时序逻辑电路不允许两个或两个以上输入信号() ”相关问题

  • 第1题：

    某脉冲异步时序逻辑电路有4个输入信号，下列输入（）是无效输入。

    A．1001

    B．1000

    C．0001

    D．0100


    A

  • 第2题：

    6、在（)中，当存储电路采用钟控触发器时，应将触发器的时钟控制端作为激励信号处理。

    A．组合逻辑电路

    B．同步时序逻辑电路

    C．脉冲异步时序逻辑电路

    D．电平异步时序逻辑电路


    脉冲异步时序逻辑电路

  • 第3题：

    7、对于脉冲异步时序逻辑电路，下列说法正确的是（）。

    A．对输入信号没有约束

    B．不允许两个或两个以上的输入端同时出现脉冲

    C．不允许两个或两个以上的输入端同时发生变换

    D．都不正确


    Mealy型电路的输出信号一定是脉冲信号

  • 第4题：

    脉冲异步时序逻辑电路的存储电路由（）组成，电路输入信号为（）。

    A．触发器；脉冲信号

    B．延迟元件；电平信号

    C．触发器；电平信号

    D．延迟元件；脉冲信号


    A

  • 第5题：

    10、某脉冲异步时序逻辑电路有4个输入信号，下列输入（）是无效输入。

    A．1001

    B．1000

    C．0001

    D．0100


    不允许两个或两个以上的输入端同时出现脉冲;设计时使用上升或者下降沿的同种类触发器可能会影响电路的功能

相关内容