时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）

题目

时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）

相似考题

1.对于一个三组分体系，关于自由度f、相数Φ的叙述正确的是( )A f最小为1、Φ最大为5B f最大为5、Φ最大为5C f最大为 4、Φ最小为1D f最小为 0、Φ最大为4

2.双代号网络计划的计算工期应等于以终点节点(最后一个节点)为完成节点各工作的()。A、最早完成时间的最小值B、最早完成时间的最大值C、最迟完成时间的最小值D、最迟完成时间的最大值

3.图示逻辑电路，输入为X、Y，同它的功能相同的是（　　）。A． 可控RS触发器B． JK触发器C． 基本RS触发器D． T触发器

4.为消除时钟触发器的空翻现象，产生了哪几种常用的触发器?( )A、主从触发器B、维持阻塞触发器C、边沿触发器D、基本触发器

更多“时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）”相关问题

  • 第1题：

    在组合逻辑电路中使用的J、K触发器，它的控制端为R、S端。


    正确答案:错误

  • 第2题：

    （）设置项的作用是设置SDRAM行选通到列选通的延迟时间（以时钟周期T为单位）

    • A、CAS
    • B、RAS
    • C、SDRAM
    • D、SnoopAhead

    正确答案:B

  • 第3题：

    对于D触发器来说，为了保证可靠的采样，数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为（）。

    • A、保持时间
    • B、恢复时间
    • C、稳定时间
    • D、建立时间

    正确答案:D

  • 第4题：

    边沿触发器中，在CP时钟的作用下，具有置0、置1、保持、翻转四种功能的触发器是（）

    • A、D触发器
    • B、RS触发器
    • C、JK触发器
    • D、T触发器

    正确答案:C

  • 第5题：

    同步时序逻辑电路中，所有触发器状态的变化都是在（）操作下（）进行的；异步时序逻辑电路中，各触发器的时钟信号（），因而触发器状态的变化并不都是（）发生的，而是（）


    正确答案:同一个时钟信号；同时；不同；同时；有先有后

  • 第6题：

    时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问，触发器D2的建立时间T3和保持时间T4应满足什么条件？


    正确答案: 首先说下建立时间和保持时间的定义。
    建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。
    Tffpd：触发器的输出响应时间，也就是触发器的输出在clk时钟上升沿到来后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时。
    Tcomb：触发器的输出经过组合逻辑所需要的时间，也就是题目中的组合逻辑延迟。Tsetup：建立时间
    Thold：保持时间
    Tclk：时钟周期
    建立时间容限：相当于保护时间，这里要求建立时间容限大于等于0。
    保持时间容限：保持时间容限也要求大于等于0。
    关于保持时间的理解就是，在触发器D2的输入信号还处在保持时间的时候，如果触发器D1的输出已经通过组合逻辑到达D2的输入端的话，将会破坏D2本来应该保持的数据。

  • 第7题：

    为了管理上的需要，监控软件系统的统计报表最小时间间隔是多少？（）

    • A、最小时间间隔为1min
    • B、最小时间间隔为2min

    正确答案:A

  • 第8题：

    当移位寄存器的时钟周期为T时，经过16级触发器后，移位寄存器的输出数据与输入数据有（）。

    • A、16倍的放大
    • B、16个周期T的延迟
    • C、输出了16位数据
    • D、无变化

    正确答案:B

  • 第9题：

    基本RS触发器与时钟同步的RS触发器的主要区别在于（）

    • A、当RS为不同取值组合时，它们触发的结果不同；
    • B、基本RS触发器有不定状态，而时钟同步RS触发器没有不定状态；
    • C、基本RS触发器的触发不需时钟的配合，而时钟同步RS触发器需要时钟的配合。

    正确答案:C

  • 第10题：

    单选题
    下列有关处理器时钟脉冲信号的叙述中，错误的是（　　）。
    A

    时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成

    B

    时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频

    C

    时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定

    D

    处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令


    正确答案： A
    解析：
    计算机完成一条指令的时间称为指令周期，而一条指令通常是由几个时钟周期组成的，因此计算机不可能每来一个时钟脉冲就执行一个新指令，所以D项是错误的。

  • 第11题：

    单选题
    确定BCM战略时，（）要满足行业监管和利益相关方的要求
    A

    最小中断时间

    B

    最大滞后时间

    C

    最小滞后时间

    D

    最大中断时间


    正确答案： B
    解析： 暂无解析

  • 第12题：

    单选题
    两个连续的同类型运算之间需要的最小时钟周期数称为（）。
    A

    间隙

    B

    发射时间

    C

    延迟

    D

    开销


    正确答案： B
    解析： 暂无解析

  • 第13题：

    （）用来设置列地址宣统之后的延迟时间（以时钟周期T为单位）

    • A、CAS
    • B、RAS
    • C、SDRAM
    • D、SnoopAhead

    正确答案:A

  • 第14题：

    两个连续的同类型运算之间需要的最小时钟周期数称为（）。

    • A、间隙
    • B、发射时间
    • C、延迟
    • D、开销

    正确答案:B

  • 第15题：

    时序逻辑电路一般是由（）构成的。

    • A、门电路
    • B、组合逻辑电路
    • C、组合逻辑电路与门电路
    • D、组合逻辑电路和触发器

    正确答案:D

  • 第16题：

    组合逻辑电路是由（）构成。

    • A、门电路
    • B、触发器
    • C、门电路和触发器
    • D、计数器

    正确答案:A

  • 第17题：

    脉冲异步时序逻辑电路中的存储元件可以采用（）

    • A、时钟控制RS触发器
    • B、D触发器
    • C、基本RS触发器
    • D、JK触发器

    正确答案:A,B,C,D

  • 第18题：

    在双代号网络计划中，节点的最早时间计算是（）。

    • A、以该节点为完成节点的工作的最早完成时间的最大值
    • B、以该节点为完成节点的工作的最早完成时间最小值
    • C、以该节点为开始节点的工作的最迟开始时间的最大值
    • D、以该节点为开始节点的工作的最迟完成时间的最小值

    正确答案:A

  • 第19题：

    一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。

    • A、RS触发器
    • B、JK触发器
    • C、D触发器
    • D、T触发器

    正确答案:C

  • 第20题：

    关于触发器，以下说法错误的（）。

    • A、触发器是组成组合逻辑电路的基本单元
    • B、触发器是组成时序逻辑电路的基本单元
    • C、触发器具有记忆功能
    • D、触发器有两个稳定状态

    正确答案:A

  • 第21题：

    典型的衰减振荡过程的品质指标为（）、振荡周期、过渡时间。

    • A、最大偏差
    • B、衰减比
    • C、余差
    • D、最小偏差

    正确答案:A,B,C

  • 第22题：

    问答题
    时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问，触发器D2的建立时间T3和保持时间T4应满足什么条件？

    正确答案： 首先说下建立时间和保持时间的定义。
    建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。
    Tffpd：触发器的输出响应时间，也就是触发器的输出在clk时钟上升沿到来后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时。
    Tcomb：触发器的输出经过组合逻辑所需要的时间，也就是题目中的组合逻辑延迟。Tsetup：建立时间
    Thold：保持时间
    Tclk：时钟周期
    建立时间容限：相当于保护时间，这里要求建立时间容限大于等于0。
    保持时间容限：保持时间容限也要求大于等于0。
    关于保持时间的理解就是，在触发器D2的输入信号还处在保持时间的时候，如果触发器D1的输出已经通过组合逻辑到达D2的输入端的话，将会破坏D2本来应该保持的数据。
    解析： 暂无解析

  • 第23题：

    多选题
    触发器是存储电路的基本元件，根据触发器时钟端的连接方式，把时序逻辑电路分为（）。
    A

    同步时序电路

    B

    组合逻辑电路

    C

    触发器电路

    D

    异步时序电路


    正确答案： C,D
    解析： 暂无解析

相关内容