在三级存储体系结构中，主存与Cache之间的信息调度过程，对()是不透明的。A.应用程序员 B.系统程序员 C.操作系统 D.硬件设计人员

题目
在三级存储体系结构中，主存与Cache之间的信息调度过程，对()是不透明的。

A.应用程序员
B.系统程序员
C.操作系统
D.硬件设计人员
相似考题

1.● 下面关于计算机Cache的论述中，正确的是 （15） 。（15）A. Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储B. 如果访问 Cache 不命中，则用从内存中取到的字节代替 Cache 中最近访问过的字节C. Cache的命中率必须很高，一般要达到90％以上D. Cache中的信息必须与主存中的信息时刻保持一致

2.以下关于CPU与主存之间增加调整缓存(Cache)的叙述,不正确的是()。A.Cache扩充了主存储器的容量B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C.Cache的有效性是利用了对主存储器访问的局部特征D.Cache中通常保存着主存储器中部分内容的一份副本

3.● 以下关于CPU与主存之间增加高速缓存（Cache）的叙述，不正确的是 （7） 。（7）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本

4.● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本

参考答案和解析
答案：C
解析：
主存与Cache之间的数据调动是由硬件自动完成的，所以对各类程序员均是透明的。由于整个过程全部由硬件实现，因此程序运行过程中的信息调度由操作系统完成指挥，而不是程序员。
更多“在三级存储体系结构中，主存与Cache之间的信息调度过程，对()是不透明的。”相关问题

  • 第1题：

    常用的虚拟存储寻址系统由( )两级存储器组成。

    A．主存—外存

    B．Cache—主存

    C．Cache—外存

    D．Cache—Cache


    正确答案：A

  • 第2题：

    下面关于CPU与 Cache 之间关系的叙述中，正确的是

    A.Cache中存放的是主存储器中一部分信息的映像

    B.用户可以直接访问Cache

    C.片内Cache要比二级Cache的容量大得多

    D.二级Cache要比片内Cache的速度快得多


    正确答案：A

  • 第3题：

    常用的虚拟存储寻址系统由( )两级存储器组成。

    A．主存一外存

    B．Cache—主存

    C．Cache—外存

    D．Cache—Cache


    正确答案：A

  • 第4题：

    下面关于Cache的叙述，“(6)”是错误的。

    A．在体系结构上，Cache存储器位于主存与CPU之间

    B．Cache存储器存储的内容是动态更新的

    C．使用Cache存储器并不能扩大主存的容量

    D．Cache的命中率只与其容量相关


    正确答案：D
    解析：本题考查高速缓存基础知识。高速缓存Cache有如下特点：它位于CPU和主存之间，由硬件实现；容量小，一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器制成；其内容是主存内容的副本，对程序员来说是透明的；Cache既可存放程序又可存放数据。Cache存储器用来动态存放主存的部分拷贝(副本)。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中：若是写入操作，则将数据写入主存即可。Cache的命中率主要与如下几个因素有关：程序在执行过程中的地址流分布情况；当发生Cache块失效时，所采用的替换算法；Cache的容量；在组相联映像方式中，块的大小和分组的数目；所采用的Cache预取算法等等。Cache的命中率随其容量增加而提高，它们之间的关系曲线如下图所示。在Cache容量比较小的时候，命中率提高的非常快，随着Cache容量的增加，命中率提高的速度逐渐降低。当Cache容量增加到无穷大时，命中率可望达到100%，但这是实际上是做不到的。

  • 第5题：

    关于Cache(高速缓冲存储器)的说法中，错误的是(9)。

    A．在体系结构上，Cache存储器位于主存与CPU之间

    B．Cache存储器存储的内容是主存部分内容的拷贝

    C．使用Cache存储器并不能扩大主存的容量

    D．Cache的命中率只与其容量相关


    正确答案：D
    解析：本题考查高速缓存基础知识。高速缓存Cache有如下特点：它位于CPU和主存之间，由硬件实现；容量小，一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器制成；其内容是主存内容的副本，对程序员来说是透明的；Cache既可存放程序又可存放数据。Cache存储器用来存放主存的部分拷贝(副本)。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对 Cache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中：若是写入操作，则将数据写入主存即可。Cache的命中率主要与如下几个因素有关：程序在执行过程中的地址流分布情况：当发生Cache块失效时，所采用的替换算法：Cache的容量：在组相联映像方式中，块的大小和分组的数目；所采用的Cache预取算法等。Cache的命中率随它的容量的增加而提高，它们之间的关系曲线见下图所示。在 Cache容量比较小的时候，命中率的提高得非常快，随着Cache容量的增加，命中率提高的速度逐渐降低。当Cache容量增加到无穷大时，命中率可望达到100%，但这实际上是做不到的。

  • 第6题：

    以下关于CPU与主存之问增加高速缓存(cache)的叙述，不正确的是______。

    A．Cache扩充了主存储器的容量

    B．Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响

    C．Cache的有效性是利用了对主存储器访问的局部性特征

    D．Cache中通常保存着主存储器中部分内容的一份副本


    正确答案：A
    解析：本题考查计算机系统基础知识。
    Cache(高速缓冲存储器)是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种原因：酋先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成(Cache，目的在于尽可能发挥CPU的高速度。

  • 第7题：

    常用的虚拟存储寻址系统由( )两级存储器组成。

    A．Cache--Cache

    B．Cache--主存

    C．Cache—外存

    D．主存—外存


    正确答案：D

  • 第8题：

    以下关于Cache与主存间地址映射的叙述中，正确的是( )。

    A.操作系统负责管理C,ache与主存之间的地址映射

    B.程序员需要通过编程来处理Cache与主存之间的地址映射

    C.应用软件对C ache与主存之间的地址映射进行调度

    D.由硬件自动完成Cache与主存之间的地址映射


    正确答案：D

  • 第9题：

    在存储体系中，位于主存与CPU之间的高速缓存(Cache)用于存放主存中部分信息的副本，主存地址与Cache地址之间的转换工作（ ）。

    A.由系统软件实现
    B.由硬件自动完成
    C.由应用软件实现
    D.由用户发出指令完成

    答案：B
    解析：
    主存地址与Cache地址之间的转换工作是通过硬件来进行的。

  • 第10题：

    Cache与主存之间的信息交换通过（）。

    • A、硬件实现
    • B、硬件和软件实现
    • C、软件实现
    • D、用户调度实现

    正确答案:A

  • 第11题：

    下面是关于CPU与Cache之间关系的描述，其中正确的一条描述是（）

    • A、Cache中存放的是主存储器中一部分信息的映像
    • B、用户可以直接访问Cache
    • C、片内Cache要比二级Cache的容量大得多
    • D、二级Cache要比片内Cache的速度快得多

    正确答案:A

  • 第12题：

    多选题
    下面是对高速缓冲存储器（CAChe）的描述，正确的有（）
    A

    CAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器

    B

    在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe

    C

    一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些

    D

    高速缓存中存放的是正在运行的一小段程序和数据


    正确答案： C,B
    解析： 暂无解析

  • 第13题：

    以下关于Cache(高速缓冲存储器)的描述，(9)是错误的。

    A．在体系结构上，Cache存储器位于主存与CPU之间

    B．Cache存储器存储的内容是主存部分内容的拷贝

    C．使用Cache存储器并不能扩大主存的容量

    D．Cache的命中率只与其容量相关


    正确答案：D
    解析：本题考查高速缓存基础知识。高速缓存Cache有如下特点：它位于CPU和主存之间，由硬件实现；容量小，一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器制成；其内容是主存内容的副本，对程序员来说是透明的；Cache既可存放程序又可存放数据。Cache存储器用来存放主存的部分拷贝(副本)。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对 Cache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中：若是写入操作，则将数据写入主存即可。Cache的命中率主要与如下几个因素有关：程序在执行过程中的地址流分布情况；当发生Cache块失效时，所采用的替换算法；Cache的容量；在组相联映像方式中，块的大小和分组的数目；所采用的Cache预取算法等。Cache的命中率随其容量增加而提高，它们之间的关系曲线如下图所示。在Cache容量比较小的时候，命中率提高的非常快，随着Cache容量的增加，命中率提高的速度逐渐降低。当Cache容量增加到无穷大时，命中率可望达到100%，但这实际上是做不到的。

  • 第14题：

    地址映象是将主存储器中的数据分块按某种规则装入Cache存储器中,并建立主存储器地址与Cache存储器地址之间的对应关系。()

    此题为判断题(对，错)。


    参考答案：正确

  • 第15题：

    奔腾机的主板上通常都带有Cache存储器，这个Cache存储器是( )。

    A．硬件与主存之间的缓存

    B．软盘与主存之间的缓存

    C．CPU与视频设备之间的缓存

    D．CPU与主存储器之间的缓存


    正确答案：D
    解析：cache是高速缓冲存储器，缓存指令和数据。引入cache的目的就是为了缓解CPU和主存储器之间速度不匹配的矛盾。

  • 第16题：

    以下关于CPU与主存之问增加高速缓存(Cache)的叙述中，错误的是______。

    A．Cache扩充了主存储器的容量

    B．Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响

    C．Cache的有效性是利用了对主存储器访问的局部性特征

    D．Cache中通常保存着主存储器中部分内容的一份副本

    A．

    B．

    C．

    D．


    正确答案：A
    解析：本题考查计算机系统基础知识。
      Cache(高速缓冲存储器)是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种原因：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。

  • 第17题：

    常用的虚拟存储器寻址系统由( )两级存储器组成。

    A．主存—外存

    B．Cache—主存

    C．Cache—外存

    D．Cache—Cache


    正确答案：A

  • 第18题：

    答案及其解析——位于CPU与主存之间的高速缓冲存储器(Cache)用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由_____完成。


    答案:A
    本题考查高速缓冲存储器(Cache)的工作特点。 提供“高速缓存”的目的是为了让数据存取的速度适应CPU的处理速度，其基于的原理是内存中“程序执行与数据访问的局域性行为”，即一定程序执行时间和空间内，被访问的代码集中于一部分。为了充分发挥高速缓存的作用，不仅依靠“暂存刚刚访问过的数据”，还要使用硬件实现的指令预测与数据预取技术，即尽可能把将要使用的数据预先从内存中取到高速缓存中。 一般而言，主存使用DRAM技术，而Cache使用昂贵但较快速的SRAM技术。 目前微计算机上使用的AMD或Intel微处理器都在芯片内部集成了大小不等的数据高速缓存和指令高速缓存，通称为L1高速缓存(L1 Cache，即第一级片上高速缓冲存储器)；而比L1容量更大的L2高速缓存曾经被放在CPU外部(主板或者CPU接口卡上)，但是现在已经成为CPU内部的标准组件；更昂贵的顶级家用和工作站CPU甚至会配备比L2高速缓存还要大的L3高速缓存。

     

  • 第19题：

    高档486PC 机，主板(母板)上一般带有高速缓冲存储器，简称CACHE，这个CACHE是( )。

    A．硬盘与主存储器之间的缓存

    B．软盘与主存储器之间的缓存

    C．CPU与视频设备之间的缓存

    D．CPU与主存储器之间的缓存


    正确答案：D
    解析：CACHE　指的是CPU　与主存储器之间的缓存，用于缓和CPU　和主存速度不匹配的矛盾。

  • 第20题：

    关于计算机中的存储体系，下面的论述中，正确的是(15)。

    A．Cache是一种介于主存和辅存之间的存储器，用于主/辅存之间的缓冲存储

    B．如果防问Cache不命中，则用从内存中取到的字代替Cache中最近访问过的字

    C．Cache的命中率必须很高，一般要达到90%以上

    D．Cache中的信息必须与主存中的信息时刻保持一致


    正确答案：C
    解析：Cache是介于CPU和主存之间的存储器，虚拟存储器是介于主存和辅存之间的存储器，三者之间的关系如下图所示，Cache用全硬件实现，虚拟存储器在主存和辅存之间用软件实现。

    Cache的命中率必须很高，一般要达到90%以上，才能使访存的速度跟得上CPU的速度。在CPU和Cache之间通常一次传送一个字块，字块的长度是一个主存周期内能调出的信息的长度。如果访问Cache不命中，则从主存中取出需要的字块，同时送CPU和　Cache，下次就可以从Cache中读出需要的信息了。如果程序执行过程中要对某字块进行写操作，这时就遇到如何保持Cache与主存一致性的问题。通常有两种写入方式：一种是只写Cache，并用标志加以说明，直到经过重写的字块被从Cache中替换出来时再写入主存，叫做“写回法”：另外一种方法是写Cache时也同时写入主存，使Cache与主有时刻保持一致，称之为“直写法”。然而如果被重写的单元不在Cache中，那就只写入主存，而不写入Cache。可见不是所有的情况下都可以保持Cache中的信息与主存中的信息完全一致。

  • 第21题：

    以下关于Cache与主存间地址映射的叙述中，正确的是（ ）。

    A.操作系统负责管理Cache与主存之间的地址映射
    B.程序员需要通过编程来处理Cache与主存之间的地址映射
    C.应用软件对Cache与主存之间的地址映射进行调度
    D.由硬件自动完成Cache与主存之间的地址映射

    答案：D
    解析：
    存储系统采用Cache技术的主要目的是提高存储器的访问速度，因此是由硬件自动完成Cache与主存之间的地址映射。

  • 第22题：

    以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。

    • A、Cache扩充了主存储器的容量
    • B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
    • C、Cache的有效性是利用了对主存储器访问的局部性特征
    • D、Cache中通常保存着主存储器中部分内容的一份副本

    正确答案:A

  • 第23题：

    下面是对高速缓冲存储器（CAChe）的描述，正确的有（）

    • A、CAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器
    • B、在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe
    • C、一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些
    • D、高速缓存中存放的是正在运行的一小段程序和数据

    正确答案:A,B,C,D

相关内容