某256×1位的存储芯片内部结构为16×16的存储元矩阵，且采用“重合法”的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为()。A.256 B.32 C.16 D.8

题目
某256×1位的存储芯片内部结构为16×16的存储元矩阵，且采用“重合法”的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为()。

A.256
B.32
C.16
D.8
相似考题

1.存储芯片内的地址译码有______和______两种方式。

2.设存储器的地址线有15条，存储单元为字节，采用2K×4位芯片，按全译码方法组成存储器，当该存储器被扩充成最大容量时，需要此种存储芯片的数量是( )。A．16片B．32片C．64片D．128片

3.若内存地址区间为4000H—43FFH，每个存储单元可存储16位二进制数，该内存区域由4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是(16)。A．512×16bitB．256×8bitC．256×16bitD．1024×8bit

4.存储芯片内的地址译码有线性译码和【 】两种方式。

更多“某256×1位的存储芯片内部结构为16×16的存储元矩阵，且采用“重合法”的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为()。A.256 B.32 C.16 D.8”相关问题

  • 第1题：

    某存储芯片的地址线为24条，则该内存条的容量是(46)。

    A．16MB

    B．1MB

    C．4MB

    D．8MB


    正确答案：A
    解析：地址线条数与容量的关系是：容量=2地址线条数，地址线为24条时，内存容量是224=16MB。

  • 第2题：

    某趾M芯片，其存储容量为16K×8位，则该芯片引出线的最小数目应为(3)。存储器芯片的地址范围是(4)。

    A．8

    B．14

    C．16

    D．26


    正确答案：D

  • 第3题：

    存储器组成中，若某块存储芯片采用部分译码法，有2条地址线未使用，则该存储芯片中的每个单元有

    A.1个地址号

    B.2个地址号

    C.3个地址号

    D.4个地址号


    正确答案：D

  • 第4题：

    若片选地址为111时.选定某-32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为()。

    A.00000H，01000H
    B.38000H，3FFFFH
    C.3800H，3FFFH
    D.0000H，0100H

    答案：B
    解析：
    32K×16的存储芯片有地址线15根(片内地址)，片选地址为3位，故地址总位数为18位，现高3位为111，则首地址为111000000000000000=38000H，末地址为1111111111111111=3FFFFH。

  • 第5题：

    某半导体静态存储器芯片的地址线为A12～A0，数据线D3～D0，若组成容量为64KB存储器，需要该种存储芯片的片数为（）

    • A、2片
    • B、4片
    • C、8片
    • D、16片

    正确答案:D

  • 第6题：

    某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为（）。

    • A、21
    • B、20
    • C、18
    • D、16

    正确答案:A

  • 第7题：

    已知某RAM芯片的引脚中有11根地址线，8位数据线，则该存储器的容量为（）字节。若该芯片所占存储空间的起始地址为2000H，其结束地址为（）。


    正确答案:2K；27FFH

  • 第8题：

    设某系统中的数据总线宽度为8bit，地址总线宽度为16bit。若采用4K×4的RAM芯片组成16KB的存储系统。问：该存储系统至少需要多少根地址总线？其中多少根低位地址线用于片内自选（译码）？


    正确答案:至少需要14根地址总线，其中12根低位地址线用于片内自选。

  • 第9题：

    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。


    正确答案:若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。

  • 第10题：

    若存储器芯片共有24根地址线的引脚，则该存储器芯片的最大存储容量为（）。

    • A、512KB
    • B、1MB
    • C、8MB
    • D、16MB

    正确答案:D

  • 第11题：

    单选题
    某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为（）。
    A

    21

    B

    20

    C

    18

    D

    16


    正确答案： C
    解析： 暂无解析

  • 第12题：

    填空题
    如果某存储器芯片共有20根地址线的引脚，则该存储器芯片的存储容量为（）。

    正确答案： 1MB
    解析： 暂无解析

  • 第13题：

    设存储器的地址线有16条，存储单元为字节，采用2K芯片(4位)，按全译码方法组成存储器，问该存储器被扩充成最大容量时，需要此种存储器芯片数量是( )。

    A．16片

    B．32片

    C．64片

    D．128片


    正确答案：C
    解析：(216B/32KB)×(8/4)=64

  • 第14题：

    设存储器的地址线为20条，存储单元为字节，使用全译码方式组成存储器，该系统构成最大存储器容量需要64K×1位的存储器芯片的数量是( )。

    A．16片

    B．32片

    C．64片

    D．128片


    正确答案：D

  • 第15题：

    内存地址从4000H到43FFH，共有_（ ）_个内存单元。若该内存每个存贮单元可存储16位二进制数，并用4片存储芯片构成，则芯片的容量是_（ ）_。

    A. 512*16bit
    B. 256*8bit
    C. 256*16bit
    D. 1024*8bit

    答案：C
    解析：
    根据试题1分析中的说明，我们可以计算出其包括的内存单元数为：（43FFH-4000H）+1=1024个内存单元。

    由于每个单元是16位，而共有4片，因此每片的容量就应该是1024/4*16bit，即应该选择答案C。

  • 第16题：

    某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为()。

    A.64，16
    B.16，64
    C.64，8
    D.16，16

    答案：D
    解析：
    地址线2的(6+10)次方=64K，故16位线，数据线数目为16。

  • 第17题：

    内存容量为16KB的存储芯片，数据线8条，地址线为（）

    • A、13条
    • B、14条
    • C、15条
    • D、16条

    正确答案:D

  • 第18题：

    地址总线A0（高位）～A15（低位），用4K×4的存储芯片组成16KB存储器，则加至各存储芯片上的地址线是（）。

    • A、A16～A15
    • B、A0～A9
    • C、A0~A11
    • D、A4~A15

    正确答案:D

  • 第19题：

    某RAM芯片的存储容量为1024×8位，该芯片的外部引脚应有几条地址线？几条数据线？若已知某RAM芯片引脚中有13条地址线，8条数据线，那么该芯片的存储容量是多少？


    正确答案:该芯片的外部引脚应有10条地址线，8条数据线。
    RAM芯片引脚中有13条地址线，8条数据线，那么该芯片的存储容量是8K×8位。

  • 第20题：

    某半导体静态存储器芯片的地址线为A12-AO，数据线为D3~DO，若组成容量为64KB存储器，需要该种存储芯片的片数为（）

    • A、16片
    • B、8片
    • C、4片
    • D、2片

    正确答案:A

  • 第21题：

    某半导体静态存储器芯片的地址线为A13一AO，数据线为D7一DO，若组成容量为32KB存储器，需要该种存储芯片的片数为（）

    • A、16片
    • B、8片
    • C、4片
    • D、2片

    正确答案:D

  • 第22题：

    单选题
    某半导体静态存储器芯片的地址线为A12~AO，数据线为D7~DO，若组成容量为32KB存储器，需要该种存储芯片的片数为（）
    A

    16片

    B

    8片

    C

    4片

    D

    2片


    正确答案： D
    解析： 暂无解析

  • 第23题：

    问答题
    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。

    正确答案： 若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。
    解析： 暂无解析

相关内容