单选题加入（）后，当Uz、UF全为”1”状态时，使逻辑保护环节输出电位变为”0”，使UUf和Uur都为高电平，两组触发脉冲同时封锁，避免产生短路环流事故。A 电流调节器B 逻辑保护环节C 延时环节D 限幅环节

第1题：

在图示逻辑电路中，触发器的初始状态是“1”态，当RD端保持高电平，在SD端加一负脉冲时，触发器的新态是( )。

A.翻转到“0”态
B.保持“1”态
C.先翻转到“0”，马上回到“1”态
D.无规律翻转不能确定

第2题：

图所示逻辑电路，当A＝0，B＝1时，CP脉冲到来后D触发器（　　）。

A．保持原状态
B．置0
C．置1
D．具有计数功能

答案：C

解析：

第3题：

逻辑保护电路一旦出现（）的情况，与非门立即输出低电平，使u’_R和u’_F均被箝位于“0”，将两组触发器同时封锁。

• A、u_R=1、u_F＝0
• B、u_R=0、u_F＝0
• C、u_R=0、u_F＝1
• D、u_R=1、u_F＝1

第4题：

对于非逻辑电路，下述说法哪种是正确的（）。

• A、当输入有一个为1时，则输出为1
• B、当输入有一个为0时，则输出为0
• C、当输入全为1时，则输出为0
• D、当输入全为0时，则输出为0

第5题：

采用与非门构成的主从RS触发器，输出状态取决于（）。

• A、CP=1时，触发信号的状态
• B、CP=0时，触发信号的状态
• C、CP从0变为1时触发信号的状态
• D、CP从1变为0时触发信号的状态

第6题：

数字电路工作时通常只有（）状态：高电位（又称高电平）或低电位（又称低电平）。通常把高电位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”（按正逻辑定义的）。

• A、四种
• B、三种
• C、两种
• D、一种

第7题：

逻辑无环流可逆系统，是当其中一组晶闸管工作时，用逻辑电路封锁另一组晶闸管的触发脉冲，使它完全处于阻断状态，确保两组晶闸管不同时工作，从而解决了环流产生的问题。

第8题：

若R和S为两个输入端，下面是“与非”型基本RS触发器说法正确的是（）。

• A、当R=S=1时，触发器保持原状态不变
• B、当S=0、R=1使触发器置1
• C、当S=1、R=0使触发器置0
• D、当R=S=0时，将不能确定触发器是处于1态还是0态
• E、当S=1、R=0使触发器置1

第9题：

加入（）后，当Uz、UF全为”1”状态时，使逻辑保护环节输出电位变为”0”，使UUf和Uur都为高电平，两组触发脉冲同时封锁，避免产生短路环流事故。

• A、电流调节器
• B、逻辑保护环节
• C、延时环节
• D、限幅环节

第10题：

三端输入一端输出的逻辑与非门电路，要使其输出端得到低电平必须使（）。

• A、三个输入全为高电平
• B、三个输入全为低电平
• C、三个输入中一个为低电平
• D、三个输入中一个为高电平

第11题：

若使主从JK触发器的输出状态有1变为0，则应使（）。

• A、CP从1→0时，JK=01
• B、CP从1→0时，JK=11
• C、CP从0→1时，JK=01
• D、CP从0→1时，JK=10

第12题：

第13题：

图示逻辑电路，当A＝1，B＝0时，则CP脉冲来到后D触发器状态是（　　）。

A． 保持原状态
B． 具有计数功能
C． 置“0”
D． 置“1”

答案：B

解析：

D触发器的特征方程Qn＋1＝D，故电路的逻辑式为：



故当A＝1，B＝0时，则：



因此，随着CP脉冲的到来，触发器的状态Q是随着输入信号D改变，则D触发器的状态具有计数功能。

第14题：

在监视回答编码脉冲间隔时，在同步间隔存在期间，使用可预置的减计数器监视时钟计数，当同步间隔脉冲结束时，10微秒和1微秒的减计数器的借位（CT）输出分别为（）时，说明间隔在公差范围之内。

• A、0（低电平）和0（低电平）
• B、0（低电平）和1（高电平）
• C、1（高电平）和0（低电平）
• D、1（高电平）和1（高电平）

第15题：

基本RS触发器在触发脉冲消失后，其输出状态（）

• A、恢复触发前的状态
• B、1
• C、不稳定
• D、0

第16题：

对于与逻辑门电路，哪种说法是正确的（）。

• A、当输入有一个为0时，则输出为1
• B、当输入有一个为1时，则输出为1
• C、当输入都为0时，则输出为1
• D、当输入都为1时，则输出为1

第17题：

无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。

• A、0
• B、1
• C、保持不变
• D、不能确定

第18题：

VHF接收机中的静噪电路的作用是（）.

• A、当有射频信号输入时，使音频逻辑电路输出逻辑低电平，抑制噪音信号输出
• B、当无射频信号输入时，使音频逻辑电路输出逻辑低电平，无噪音信号输出
• C、当无射频信号输入时，使音频逻辑电路输出逻辑高电平，无噪音信号输出
• D、当有射频信号输入时，使音频逻辑电路输出逻辑高电平，抑制噪音信号输出

第19题：

用74LS76型号对JK触发器的功能进行验证，如果先对该触发器清零，然后令J=1，K=0；再使J=K=1，连续给3个脉冲后再使J=K=0，再连续给3个脉冲，请问Q和Q非的状态是（）

• A、0，1
• B、1，0
• C、0，0
• D、1，1

第20题：

逻辑判断电路应保证在任何时刻逻辑判断电路的输出Uz和UF状态必须（）

• A、相同
• B、相反

第21题：

正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。

• A、输入逻辑电平改变
• B、CP脉冲从低电平变成高电平
• C、CP脉冲从高电平变成低电平
• D、高电平

第22题：

逻辑保护电路中如果uR、uF不同时为1，（）输出高电平1。

• A、或门
• B、与门
• C、与非门
• D、或非门

第23题：

第24题：